Abstract:
The invention relates to a method for designing integrated circuits that comprise replacement logic chips. According to said method, a plurality of logic cells and a plurality of filler cells for filling the gaps between the logic cells is placed on a chip surface. Some or all of the filler cells represent replacement logic chips for the integrated circuit and are interconnected or wired in such a manner as to form capacitors (2, 3) in the integrated circuit.
Abstract:
Eine Fuse (500) kann bereitgestellt werden, die aufweisen kann: eine erste Fuse-Verbindung (502-1), eine mit der ersten Fuse-Verbindung (502-1) in Reihe gekoppelte zweite Fuse-Verbindung (502-2), und ein Verbindungselement (902), das zwischen der ersten und der zweiten Fuse-Verbindung (502-2) gekoppelt und in derselben Ebene wie die erste und die zweite Fuse-Verbindung (502-2) angeordnet ist.