中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

38 records (took 0.026 seconds)

    Speichervorrichtung mit gemeinsam genutzter Referenz und entsprechendes Verfahren
    1.
    发明专利
    Speichervorrichtung mit gemeinsam genutzter Referenz und entsprechendes Verfahren 未知

    公开(公告)号：DE102007018316B4

    公开(公告)日：2018-03-29

    申请号：DE102007018316

    申请日：2007-04-18

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEHMANN GUNTHER ,  DWIVEDI DEVESH ,  GUPTA SIDDHARTH

    IPC: G11C7/14 ,  G11C7/10 ,  G11C7/18

    Abstract: Verfahren zum Betrieb einer Speichervorrichtung, umfassend: Multiplexen eines ersten Kernspeicherbereichs (120), wobei ein erstes Bitleitungsausgangssignal (DL ) und ein erstes Bitleitungsreferenzsignal (BLREF) verwendet werden, Multiplexen eines zweiten Kernspeicherbereichs (122), wobei ein zweites Bitleitungsausgangssignal (DL ) und das erste Bitleitungsreferenzsignal (BLREF) verwendet werden, wobei ein erstes Datenleitungssignal (DLREF), welches von dem ersten Bitleitungsreferenzsignal (BLREF) bereitgestellt wird, einem Eingang eines dem ersten Kernspeicherbereich (120) zugeordneten ersten Leseverstärkers (150) und einem Eingang eines dem zweiten Kernspeicherbereich (122) zugeordneten zweiten Leseverstärkers (152) zugeführt wird, Multiplexen eines dritten Kernspeicherbereichs (125), wobei ein drittes Bitleitungsausgangssignal (DL ) und ein zweites Bitleitungsreferenzsignal (BLREF) verwendet werden, und Multiplexen eines vierten Kernspeicherbereichs (126), wobei ein viertes Bitleitungsausgangssignal (DL ) und das zweite Bitleitungsreferenzsignal (BLREF) verwendet werden, wobei ein zweites Datenleitungssignal (DLREF), welches von dem zweiten Bitleitungsreferenzsignal (BLREF) bereitgestellt wird, einem Eingang eines dem dritten Kernspeicherbereich (125) zugeordneten dritten Leseverstärkers (153) und einem Eingang eines dem vierten Kernspeicherbereich (126) zugeordneten vierten Leseverstärkers (154) zugeführt wird.

    2.
    发明专利
    未知

    公开(公告)号：DE102005019587B4

    公开(公告)日：2007-05-10

    申请号：DE102005019587

    申请日：2005-04-27

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： KNOPF MATTHIAS ,  KRAUS STEPHAN ,  LEHMANN GUNTHER

    IPC: G11C17/18 ,  G11C14/00

    Abstract: The device has non-volatile fuse memory cells (F1, F2), and programming units for programming the memory cells. The programming unit has a potential terminal that is constantly supplied with a fixed potential (VDDFS). Two metal-oxide-semiconductor (MOS) transistors (T3, T4) selectively connect or separate the potential terminal with or from a programming terminal of the memory cells. The fixed potential serves to vary electrical characteristic of the memory cell for causing a varied non-volatile programming condition of the memory cell. An independent claim is also included for a method of operating a memory device.

    3.
    发明专利
    未知

    公开(公告)号：DE102005009050A1

    公开(公告)日：2006-09-07

    申请号：DE102005009050

    申请日：2005-02-28

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEHMANN GUNTHER ,  CHOSEROT VIANNEY ,  LARGUIER JEAN-YVES

    IPC: G11C17/16 ,  G11C7/06

    Abstract: A read-out circuit is disclosed, where the circuit reads information out of a memory unit comprising two non-volatile memory cells. The cells have different programming states, and the memory information of the memory unit is given by the programming states of the two memory cells. The read-out circuit has a volatile signal memory, the inputs of which are connected to the read outputs of the memory cells.

    4.
    发明专利
    未知

    公开(公告)号：DE60116774T2

    公开(公告)日：2006-08-31

    申请号：DE60116774

    申请日：2001-07-23

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEHMANN GUNTHER ,  BRINTZINGER AXEL

    IPC: H01L23/525

    Abstract: A semiconductor device, in accordance with the present invention, includes a plurality of fuses disposed on a same level in a fuse bank. A plurality of conductive lines are routed through the fuse bank in between the fuses. A terminal via window is formed in a passivation layer over the plurality of conductive lines and over the plurality of fuses, the terminal via window being formed to expose the fuses in the fuse bank.

    Speichervorrichtung und Verfahren zum Steuern einer Speicherunterstützungsfunktion
    5.
    发明专利
    Speichervorrichtung und Verfahren zum Steuern einer Speicherunterstützungsfunktion 未知

    公开(公告)号：DE102016124962A1

    公开(公告)日：2018-06-21

    申请号：DE102016124962

    申请日：2016-12-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GUPTA SIDDHARTH ,  LEHMANN GUNTHER

    IPC: G11C11/413

    Abstract: Gemäß einer Ausführungsform ist eine Speichervorrichtung beschrieben, die ein Speicherarray, das mehrere Speicherzellen umfasst, wobei jede Speicherzelle mit einer Steuerleitung gekoppelt ist, eine Speicherunterstützungsschaltung, die konfiguriert ist, dann, wenn sie aktiviert ist, eine Reduktion einer Spannung der Steuerleitung anzuwenden, einen Signalgenerator, der konfiguriert ist, ein Signal zu erzeugen, das wenigstens eines aus einem Prozesseckpunkt der Speichervorrichtung, einer Versorgungsspannung der Speichervorrichtung, einer Temperatur der Speichervorrichtung und einer Alterung der Speichervorrichtung repräsentiert, eine Signalverarbeitungsschaltung, die konfiguriert ist, das Signal zu verstärken, und eine Steuereinheit, die konfiguriert ist, die Speicherunterstützungsschaltung basierend auf dem verstärkten Signal zu aktivieren, umfasst.

    9.
    发明专利
    未知

    公开(公告)号：DE60109478D1

    公开(公告)日：2005-04-21

    申请号：DE60109478

    申请日：2001-10-19

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEHMANN GUNTHER ,  DANIEL GABRIEL ,  FRANKOWSKY GERD

    IPC: G11C17/16 ,  G11C17/18 ,  G11C17/00

    Abstract: A circuit for programming electrical fuses, in accordance with the present invention, includes a shift register including a plurality of latches. Each latch has a corresponding switch and a corresponding electrical fuse. A bit generator generates a single bit of a first state and all other bits of a second state. The bit generator propagates the generated bits into the shift register in accordance with a clock signal. Each switch enables conduction through the corresponding electrical fuse in accordance with the generated bits stored in the corresponding latch. A blow voltage line connects to the electrical fuses. The blow voltage line is activated to blow fuses in accordance with programming data such that the electrical fuses are programmed in accordance with the programming data when the single bit of the first state is stored in the latch corresponding to the fuse to be programmed.

    10.
    发明专利
    未知

    公开(公告)号：DE102004010838A1

    公开(公告)日：2004-10-28

    申请号：DE102004010838

    申请日：2004-03-05

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： LEHMANN GUNTHER ,  FRANKOWSKY GERD

    IPC: G11C7/00 ,  G11C11/4063 ,  G11C11/4078 ,  G11C29/00

    Abstract: Address information representing failed elements in an array portion of a device is delivered. Respective fail address bit values are stored in a plurality of fuses. A signal associated with a respective value of a portion of a further address is received. When the signal is received, one of the fail address bit values is delivered from one of the fuses to a corresponding latch circuit. The latch circuit receives fail address bit values from at least two of the fuses. One of the fail address bit values is selected based on the value associated with the signal. The latch circuit is activated to deliver the fail address bit value.

Patent Agency Ranking