公开(公告)号：DE102024102989A1

公开(公告)日：2024-09-19

申请号：DE102024102989

申请日：2024-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ADDISON DAVID ,  WILKES DYSON ,  BICHL MARKUS ,  VANGIPURAM SANDEEP

IPC: G01S7/02 ,  G01S7/03 ,  G01S7/295 ,  G01S13/32

Abstract: Ein Basisbandprozessor (304) mit einer Schnelle-Fourier-Transformation (FFT)-Schaltung (323) mit einem FFT-Eingang und einem FFT-Ausgang. Ein erster Verarbeitungspfad mit einem ersten Verarbeitungspfadeingang und einem ersten Verarbeitungspfadausgang. Der erste Verarbeitungspfad umfasst einen Speicher (329), der über einen ersten Bus mit dem FFT-Ausgang und dem ersten Verarbeitungspfad-Eingang verbunden ist. Eine Speicherdirektzugriff (DMA)-Schaltung (335), die zwischen dem Speicher (329) und dem ersten Verarbeitungspfadausgang angeschlossen ist. Die DMA (335) ist über einen zweiten Bus mit dem Speicher (329) verbunden. Ein zweiter Verarbeitungspfad ist parallel zu dem ersten Verarbeitungspfad angeordnet. Der zweite Verarbeitungspfad umfasst eine Erfassungsschaltung (336) mit einem Erfassungsschaltungseingang, der mit dem FFT-Ausgang gekoppelt ist, und mit einem Erfassungsschaltungsausgang, der mit der DMA (335) gekoppelt ist.

公开(公告)号：DE102022111633A1

公开(公告)日：2022-12-08

申请号：DE102022111633

申请日：2022-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEWAN KETAN ,  HELLWIG FRANK ,  MAHAJAN SHUBHENDU ,  COTTAM SIMON ,  VANGIPURAM SANDEEP ,  GALPIN DARREN ,  BIRD TREVOR ,  FARRALL GLENN ASHLEY ,  KOENIG DIETMAR ,  HUBBERT PAUL

IPC: G06F13/40 ,  G06F11/10 ,  G06F13/42

Abstract: Eine Verbindung (100), die einen mit einer Quelle (10) koppelbaren Eingang (110) und einen mit dem Eingang (110) gekoppelten Kodierer (120) aufweist. Der Kodierer (120) ist eingerichtet zum Gruppieren (610) von Information, die von der Quelle mittels eines gleichen Kanal empfangen wird; Skalieren (620) der gruppierten Information auf eine gemeinsame Breite; und Anwenden (630) eines Schutzes auf die skalierte gruppierte Information.

公开(公告)号：DE102024103283A1

公开(公告)日：2024-09-19

申请号：DE102024103283

申请日：2024-02-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ADDISON DAVID ,  WILKES DYSON ,  BICHL MARKUS ,  VANGIPURAM SANDEEP

IPC: G01S7/02 ,  G01S7/03 ,  G01S13/32

Abstract: Ein Radarsystem mit einem direkten Speicherzugriff (DMA) (335). Die DMA (335) enthält eine Busschnittstelle mit Steuer-/Statusregistern (404) und Dateneingangs-/Datenausgangsregistern (406). Die DMA (335) umfasst auch einen potenziellen Objektwarteschlangenspeicher (416), der mit der Busschnittstelle verbunden ist, und eine potenzielle Objektwarteschlangenlogik (408), die mit dem potenziellen Objektwarteschlangenspeicher (416) verbunden ist. Die DMA (335) umfasst auch eine Grenzprüfungsschaltung (420), die so konfiguriert ist, dass sie erkennt, ob ein beliebiger Teil einer DMA(335)-Lesekonfiguration größer als ein maximaler Bereichs-Bin oder kleiner als ein minimaler Bereichs-Bin ist. Die Grenzprüfungsschaltung erkennt, ob ein Teil der DMA(335)-Lesekonfiguration größer als ein maximaler Doppler-Bin oder kleiner als ein minimaler Doppler-Bin ist.