公开(公告)号：DE102011108933A1

公开(公告)日：2012-02-02

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Die offenbarte Erfindung stellt eine Struktur und ein Verfahren zum Ermitteln von Adressleitungs (z. B. Wortleitungs-, Bitleitungs-)Speicherausfällen bereit. Bei einer Ausführungsform weisen das Verfahren und die Struktur das Erzeugen einer Adress-Signatur durch Neucodieren eines intern erzeugten Adress-Signals aus aktivierten Elementen (z. B. Wortleitungen) in einem Speicherarray auf. Die neu erzeugte Adress-Signatur kann mit einer angeforderten Speicheradressstelle verglichen werden. Wenn die neu erzeugte Adress-Signatur und die Speicherstelle gleich sind, liegt in dem Speicherarray kein Fehler vor, wenn jedoch die neu erzeugte Adress-Signatur und die Speicherstelle nicht gleich sind, liegt ein Fehler in dem Speicherarray vor. Demgemäß stellt das Neucodieren einer Adress-Signatur einen geschlossenen Prüfkreislauf bereit, dass eine Wortleitung und/oder Bitleitung, die tatsächlich in einem Speicherarray aktiviert wurde, die korrekte angeforderte Wortleitung und/oder Bitleitung war, dass keine weiteren Wortleitungen oder Bitleitungen ebenfalls angesteuert wurden, und dass die Wortleitung und/oder Bitleitung kontinuierlich ist.

公开(公告)号：DE102005021546B4

公开(公告)日：2018-01-11

申请号：DE102005021546

申请日：2005-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OBERLAENDER KLAUS ,  HUBBERT PAUL

IPC: G06F11/10

Abstract: Verfahren zum Betreiben eines Mikrocontroller- bzw. Mikroprozessor-Systems (1), welches mindestens eine Speicher-Einrichtung (4) aufweist, und einen Zwischen-Speicher (5a), wobei das Verfahren die Schritte aufweist: in Reaktion auf einen erste in der Speicher-Einrichtung (4) abzuspeichernde Daten betreffenden ersten Schreib-Befehl, Erzeugen eines zu dem ersten Schreib-Befehl korrespondierenden Lese-Befehls, der eine größere Anzahl an Bits betrifft, als der erste Schreib-Befehl, so daß statt eines Schreib-Zugriffs zunächst ein Lese-Zugriff auf die Speicher-Einrichtung (4) durchgeführt wird, und die gelesenen Daten im Zwischen-Speicher (5a) abgespeichert, und im Zwischen-Speicher (5a) mit den ersten abzuspeichernden Daten zusammengeführt werden, zunächst ohne daß die zusammengeführten Daten in der Speicher-Einrichtung (4) abgespeichert werden; wobei dann, wenn ein auf den ersten Schreib-Befehl unmittelbar folgender zweiter, weitere abzuspeichernde Daten betreffender Schreib-Befehl sich auf Speicher-Stellen der Speicher-Einrichtung (4) bezieht, die Speicher-Stellen der Speicher-Einrichtung (4), auf die sich der erste Schreib-Befehl bezieht, unmittelbar vorhergehen oder nachfolgen, die weiteren abzuspeichernden Daten und die ersten abzuspeichernden Daten im Zwischen-Speicher (5a) zusammengeführt werden, für die zusammengeführten Daten ein oder mehrerer Prüfbits berechnet werden, und die zusammengeführten Daten in der Speicher-Einrichtung (4) abgespeichert werden.

公开(公告)号：DE102011108933B4

公开(公告)日：2016-08-25

申请号：DE102011108933

申请日：2011-07-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BREWERTON SIMON ,  HASTIE NEIL STUART ,  EDER ALFRED ,  FARRALL GLENN ASHLEY ,  HUBBERT PAUL ,  OBERLAENDER KLAUS ,  VILELA ANTONIO ,  WIESNER ROBERT

IPC: G11C29/08

Abstract: Speicherblock mit: einem ersten Speicherarray (206) mit einer Vielzahl von Adressleitungen; einem ersten Adressdecoder (212), der so konfiguriert ist, dass er eine angeforderte Speicheradresse empfängt und eine entsprechende Adressleitung, die mit der angeforderten Speicheradresse assoziiert ist, selektiv aktiviert; und einem Adress-Signatur-Generator (204), der so konfiguriert ist, dass er eine Speicheroperationsanfrage, die die angeforderte Speicheradresse enthält, empfängt, und eine Adress-Signatur basierend auf der aktivierten Adressleitung erzeugt und die erzeugte Adress-Signatur und die angeforderte Speicheradresse vergleicht, wobei das erste Speicherarray (206) eine Vielzahl von im Wesentlichen parallelen Wortleitungen aufweist, die von einem Zeilendecoder getrieben werden, der an ein erstes Ende der Vielzahl von Wortleitungen gekoppelt ist, und der Adress-Signatur-Generator (204) an ein zweites dem Zeilendecoder gegenüberliegendes Ende der Vielzahl von Wortleitungen gekoppelt ist.

公开(公告)号：DE102022111633A1

公开(公告)日：2022-12-08

申请号：DE102022111633

申请日：2022-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DEWAN KETAN ,  HELLWIG FRANK ,  MAHAJAN SHUBHENDU ,  COTTAM SIMON ,  VANGIPURAM SANDEEP ,  GALPIN DARREN ,  BIRD TREVOR ,  FARRALL GLENN ASHLEY ,  KOENIG DIETMAR ,  HUBBERT PAUL

IPC: G06F13/40 ,  G06F11/10 ,  G06F13/42

Abstract: Eine Verbindung (100), die einen mit einer Quelle (10) koppelbaren Eingang (110) und einen mit dem Eingang (110) gekoppelten Kodierer (120) aufweist. Der Kodierer (120) ist eingerichtet zum Gruppieren (610) von Information, die von der Quelle mittels eines gleichen Kanal empfangen wird; Skalieren (620) der gruppierten Information auf eine gemeinsame Breite; und Anwenden (630) eines Schutzes auf die skalierte gruppierte Information.

公开(公告)号：DE102005021546A1

公开(公告)日：2006-11-16

申请号：DE102005021546

申请日：2005-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： OBERLAENDER KLAUS ,  HUBBERT PAUL

IPC: G06F11/10

Abstract: The system has an intermediate memory (5a) for intermediate storing of data that is read out from a memory device (4) in reaction to a read and/or read-modified-write-command. The read and/or read-modified-write-command are correspondingly produced in reaction to a write command. The write command relates to data with a bit length that is smaller than the bit length of the data read out from the memory device. An independent claim is also included for a method for operating a microcontroller and/or microprocessor system.