公开(公告)号：JP2008125116A

公开(公告)日：2008-05-29

申请号：JP2007335129

申请日：2007-12-26

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： HEGDE SHRIHARSHA ,  FENGER RUSSELL ,  KULKARNI AMOL ,  LIU HSIN-YUO ,  KHOSRAVI HORMUZD ,  DEVAL MANASI

IPC: H04L12/56 ,  H04L29/06

CPC classification number: H04L69/16 ,  H04L45/50 ,  H04L69/161

Abstract: PROBLEM TO BE SOLVED: To provide a method and apparatus for configuring data plane behavior on network forwarding elements. SOLUTION: The method includes receiving, within a network element control plane, protocol configuration information extracted from a protocol application utilizing a network protocol application programming interface. The received information is processed using a control interface corresponding to the network protocol. Once the protocol configuration information is processed, the control interface programs one or more data plane forwarding elements of the network element according to protocol configuration information. Accordingly, by providing similar control interfaces for several network protocols, inter-operability between components from several vendors is enabled. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于在网络转发元件上配置数据平面行为的方法和装置。 解决方案：该方法包括在网元控制平面内接收使用网络协议应用编程接口从协议应用中提取的协议配置信息。 使用对应于网络协议的控制接口来处理接收到的信息。 一旦处理了协议配置信息，控制接口根据协议配置信息对网元的一个或多个数据平面转发元素进行编程。 因此，通过为几个网络协议提供类似的控制接口，启用来自多个供应商的组件之间的互操作性。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：DE112017008123T5

公开(公告)日：2020-07-02

申请号：DE112017008123

申请日：2017-09-29

Applicant: INTEL CORP

Inventor： KARHU ABHINAV ,  FENGER RUSSELL ,  DHANRAJ VIJAY ,  MASANAMUTHU CHINNATHURAI BALAJI

IPC: G06F9/30

Abstract: Beschrieben werden Methoden und Vorrichtungen zum Verwalten von Leistungszuständen von Verarbeitungsschalttechnik einer Datenverarbeitungseinrichtung. In einer Ausführungsform kann eine Vorrichtung mindestens einen Speicher, mindestens eine Verarbeitungsschalttechnik und Logik beinhalten, wobei zumindest ein Teil davon in an die mindestens eine Verarbeitungsschalttechnik gekoppelter Hardware umfasst ist, um auf Grundlage von Systemnutzungsinformationen einen ersten Leistungszustand (P-Zustand) der mindestens einen Verarbeitungsschalttechnik einzustellen, auf ein mehrere Leistungsmetrikhinweise umfassendes Leistungsschnittstellenelement zuzugreifen, den ersten P-Zustand auf einen zweiten P-Zustand in Reaktion darauf zu aktualisieren, dass einer der mehreren Leistungsmetrikhinweise durch ein Betriebssystem (OS) der Vorrichtung eingestellt ist, und den ersten P-Zustand in Reaktion darauf beizubehalten, dass keiner der mehreren Leistungsmetrikhinweise durch das Betriebssystem (OS) eingestellt ist. Weitere Ausführungsformen sind beschrieben und beansprucht.

公开(公告)号：WO2004064309A3

公开(公告)日：2004-12-23

申请号：PCT/US2004000094

申请日：2004-01-02

Applicant: INTEL CORP

Inventor： HEDGE SHRIHARSHA ,  FENGER RUSSELL ,  KULKARNI AMOL ,  LIU HSIN-YUO ,  KHOSRAVI HORMUZD ,  DEVAL MANASI

IPC: H04L12/56 ,  H04L29/06 ,  G06F9/445

CPC classification number: H04L69/16 ,  H04L45/50 ,  H04L69/161

Abstract: A method and apparatus for configuring data plane behavior on network forwarding elements are described. In one embodiment, the method includes receiving, within a network element control plane, protocol configuration information extracted from a protocol application utilizing a network protocol application programming interface (API). Once the protocol configuration information is received, the protocol configuration information is processed using a control interface corresponding to the network protocol implemented by the protocol application. Once the protocol configuration information is processed, the control interface programs one or more data plane forwarding elements of the network element according to protocol configuration information. Accordingly, by providing similar control interfaces for multiple, network protocols, inter-operability between components from multiple vendors is enabled.

Abstract translation: 描述了用于配置网络转发元件上的数据平面行为的方法和设备。 在一个实施例中，该方法包括在网元控制平面内接收利用网络协议应用编程接口（API）从协议应用中提取的协议配置信息。 一旦接收到协议配置信息，就使用与由协​​议应用实现的网络协议对应的控制接口来处理协议配置信息。 一旦协议配置信息被处理，控制接口根据协议配置信息对网络元件的一个或多个数据平面转发元件进行编程。 因此，通过为多个网络协议提供类似的控制接口，实现了来自多个供应商的组件之间的互操作性。

公开(公告)号：DE112004000122T5

公开(公告)日：2013-01-17

申请号：DE112004000122

申请日：2004-01-02

Applicant: INTEL CORP

Inventor： HEDGE SHRIHARSHA ,  FENGER RUSSELL ,  KULKARNI AMOL ,  LIU HSIN-YUO ,  KHOSRAVI HORMUZD ,  DEVAL MANASI

IPC: H04L12/24 ,  H04L12/56 ,  H04L29/06

Abstract: Es werden ein Verfahren und eine Einrichtung zum Konfigurieren des Datenebenenverhaltens auf Netzwerkweiterleitungselementen beschrieben. In einer Ausführungsform beinhaltet das Verfahren den Empfang von einer Protokollanwendung entnommenen Protokollkonfigurationsinformation innerhalb einer Netzwerkelement-Steuerebene, wobei eine Programmierschnittstelle (API) der Netzwerkprotokoll-anwendung zum Einsatz kommt. Nach Empfang der Protokoll-konfigurationsinformation wird diese unter Einsatz einer Steuerschnittstelle verarbeitet, wobei eine Steuerschnittstelle verwendet wird, die dem von der Protokollanwendung implementierten Netzwerkprotokoll entspricht. Nach Verarbeitung der Protokoll-konfigurationsinformation programmiert die Steuerschnittstelle eine oder mehrere Datenebenen-Weiterleitungselemente des Netzwerkelements gemäß der Protokollkonfigurationsinformation. Durch diese Vorgehensweisetellen für verschiedene Netzwerkprotokolle die Zusammenarbeit von Bauteilen verschiedener Lieferanten ermöglicht.

公开(公告)号：DE102020128808A1

公开(公告)日：2021-07-01

申请号：DE102020128808

申请日：2020-11-02

Applicant: INTEL CORP

Inventor： WEISSMANN ELIEZER ,  BARAK OMER ,  CHABUKSWAR RAJSHREE ,  FENGER RUSSELL ,  GORBATOV EUGENE ,  GUPTA MONICA ,  MANDELBLAT JULIUS ,  MISGAV NIR ,  ROTEM EFRAIM ,  YASIN AHMAD

IPC: G06F9/50

Abstract: Einrichtung und Verfahren zur intelligenten Planung von Programmfäden über mehrere logische Prozessoren. Beispielsweise umfasst eine Ausführungsform eines Prozessors: mehrere logische Prozessoren, die einen oder mehrere logische Prozessoren eines ersten logischen Prozessortyps und eines zweiten logischen Prozessortyps aufweisen, wobei der erste logische Prozessortyp mit einem ersten Kerntyp verknüpft ist und der zweite logische Prozessortyp mit einem zweiten Kerntyp verknüpft ist; einen Planer zum Planen mehrerer Programmfäden zur Ausführung auf den mehreren logischen Prozessoren gemäß Leistungsdaten, die mit den mehreren Programmfäden verknüpft sind; wobei, wenn die Leistungsdaten anzeigen, dass ein neuer Programmfaden auf einem logischen Prozessor des ersten logischen Prozessortyps ausgeführt werden sollte, jedoch alle logischen Prozessoren des ersten logischen Prozessortyps belegt sind, der Planer bestimmen muss, ob ein zweiter Programmfaden von den logischen Prozessoren des ersten logischen Prozessortyps zu einem logischen Prozessor des zweiten logischen Prozessortyps migriert werden soll, basierend auf einer Bewertung eines ersten und eines zweiten Leistungswerts, die mit der Ausführung des ersten Programmfadens auf dem ersten bzw. zweiten logischen Prozessortyp verknüpft sind, und ferner basierend auf einer Bewertung eines dritten und eines vierten Leistungswerts, die mit der Ausführung des zweiten Programmfadens auf dem ersten bzw. zweiten logischen Prozessortyp verknüpft sind.

公开(公告)号：DE102021121734A1

公开(公告)日：2022-03-10

申请号：DE102021121734

申请日：2021-08-23

Applicant: INTEL CORP

Inventor： GUPTA MONICA ,  GUNTHER STEPHEN H ,  FENGER RUSSELL

IPC: G06F9/50

Abstract: Systeme, Einrichtungen und Verfahren können Technologie bereitstellen, die automatisch eine Laufzeitleistungsfähigkeit mehrerer heterogener Verarbeitungseinheiten basierend auf Threadcharakteristiken auf Systemebene bestimmt, wobei die Laufzeitleistungsfähigkeit auf Basis einer Leistungsfähigkeitsklasse bestimmt wird. Die Technologie kann auch automatisch eine Laufzeitenergieeffizienz der heterogenen Verarbeitungseinheiten bestimmen, wobei die Laufzeitenergieeffizienz auf Basis einer Effizienzklasse bestimmt wird. In einem Beispiel entparkt Technologie gezielt eine oder mehrere der heterogenen Verarbeitungseinheiten basierend auf der Laufzeitleistungsfähigkeit und der Laufzeitenergieeffizienz.

公开(公告)号：DE112019000693T5

公开(公告)日：2020-10-22

申请号：DE112019000693

申请日：2019-02-28

Applicant: INTEL CORP

Inventor： SHANBHOGUE VEDVYAS ,  ANANTHAKRISHNAN AVINASH N ,  GORBATOV EUGENE ,  FENGER RUSSELL ,  RAJ ASHOK ,  SUBRAMANIAM KAMESWAR

IPC: G06F9/445 ,  G06F11/30 ,  G06F11/34

Abstract: In einer Ausführungsform enthält ein Prozessor mehrere Kerne zum Ausführen von Instruktionen, ein erstes Identifikationsregister mit einem ersten Feld zum Speichern eines Rückmeldungsindikators, der einem Betriebssystem (Operating System, OS) anzeigt, dass der Prozessor dem OS dynamisch Hardware-Rückmeldungsinformationen übermitteln soll, und einen Energie-Controller, der mit den mehreren Kernen gekoppelt ist. Der Energie-Controller kann einen Rückmeldungssteuerkreis enthalten, um die Hardware-Rückmeldungsinformationen für mindestens einen der mehreren Kerne dynamisch zu bestimmen und das OS über eine Aktualisierung der Hardware-Rückmeldungsinformationen zu informieren. Es werden noch andere Ausführungsformen beschrieben und beansprucht.

公开(公告)号：DE102021119090A1

公开(公告)日：2022-02-24

申请号：DE102021119090

申请日：2021-07-23

Applicant: INTEL CORP

Inventor： MUBEEN NOOR ,  WADAA ASHRAF H ,  GABDULIN ANDREY ,  FENGER RUSSELL ,  KIRUBAKARAN DEEPAK SAMUEL ,  TORRANT MARC ,  THOMPSON RYAN ,  DOBLES GEORGINA SABORIO ,  ZENG LINGJING

IPC: G06F1/32

Abstract: Ein Prozessorkern-Energieeffizienz-Kerneinstufungsschema ähnlich eines bevorzugten Kerns in einem Mehrkernprozessorsystem. Der bevorzugte Kern ist der energieeffiziente Kern, der es einem SoC ermöglicht, den Kern mit der niedrigsten Vminfür Energieeffizienz zu verwenden. Solche Vmin-Werte können während der HVM in geeigneten Registern fusioniert oder in NVM gespeichert werden. Ein OS-Scheduler erreicht eine optimale Energieperformanz unter Verwendung der Kerneinstufungsinformationen, um bestimmte Anwendungen auf dem Kern mit der niedrigsten Vminzu planen. Ein Bootstrap-Fluss identifiziert einen Bootstrap-Prozessorkern (BSP) als den energieeffizientesten Kern des SoC und weist diesem Kern den niedrigsten APIC-ID-Wert gemäß der niedrigsten Vmin zu. Beim Lesen der Fuses oder des NVM berechnet und stuft der Mikrocode/das BIOS die Kerne ein. Von daher berechnet und stuft Mikrocode/das BIOS Kern-APIC-IDs basierend auf Effizienz um LFM-Frequenzen herum ein. Basierend auf den berechneten und eingestuften Kernen transferiert der Mikrocode oder das BIOS die BSP-Eigentümerschaft zu dem effizientesten Kern.

公开(公告)号：DE102020134491A1

公开(公告)日：2021-09-30

申请号：DE102020134491

申请日：2020-12-21

Applicant: INTEL CORP

Inventor： ZHU JIANFANG ,  KIRUBAKARAN DEEPAK SAMUEL ,  TOLEDANO RAOUL RIVAS ,  NGE CHEE LIM ,  CHABUKSWAR RAJSHREE ,  HERMERDING II JAMES ,  NAIR SUDHEER ,  BRAUN WILLIAM ,  WANG ZHONGSHENG ,  FENGER RUSSELL ,  KAPALEY UDAYAN

IPC: G06F9/50

Abstract: In einer Ausführungsform beinhaltet ein Prozessor Folgendes: mindestens einen Kern; und einen Energiecontroller, der mit dem mindestens einen Kern gekoppelt ist. Der Energiecontroller kann Folgendes beinhalten: eine Arbeitslast-Überwachungsschaltung zum Errechnen eines Hintergrundaufgabenverhältnisses basierend auf einer ersten Zeitmenge, während der mindestens eine Kern während einer aktiven Laufzeit Hintergrundaufgaben ausführte, und eine Steuerschaltung zum dynamischen Anwenden einer Energieverwaltungs-Richtlinie für einen Hintergrundmodus, wenn das Hintergrundaufgabenverhältnis einen Hintergrundmodus-Grenzwert übersteigt, wobei die Energieverwaltungs-Richtlinie für den Hintergrundmodus dafür vorgesehen ist, den Energieverbrauch des Prozessors zu verringern. Weitere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：DE112007003007T5

公开(公告)日：2009-10-15

申请号：DE112007003007

申请日：2007-10-30

Applicant: INTEL CORP

Inventor： ROTEM EFRAIM ,  AGGARWAL ANIL ,  FENGER RUSSELL

IPC: G06F9/50