公开(公告)号：JP2010033553A

公开(公告)日：2010-02-12

申请号：JP2009146692

申请日：2009-06-19

Applicant: Intel Corp ,  インテル・コーポレーション

Inventor： LEVIT MAXIM ,  ROTEM EFRAIM

IPC: G06F15/78 ,  G06F1/00

CPC classification number: G06F1/3203 ,  G06F1/3296 ,  Y02D10/172

Abstract: PROBLEM TO BE SOLVED: To reduce active power in integrated circuit (IC) chips supplied with relatively low voltages. SOLUTION: The active power is saved through lowering a supply voltage when operating temperature goes up, while substantially maintaining operating performance. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：减少提供相对低电压的集成电路（IC）芯片中的有功功率。

解决方案：当工作温度升高时，通过降低电源电压可以节省有功功率，同时大幅度保持运行性能。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2009277228A

公开(公告)日：2009-11-26

申请号：JP2009116525

申请日：2009-05-13

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： BAUM DAN ,  DANY RYBNIKOV ,  ROTEM EFRAIM ,  KOMER RONNY

IPC: G06F9/48

CPC classification number: G06F1/206 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  G06F11/3419 ,  G06F11/3476 ,  G06F2201/86 ,  G06F2201/88 ,  Y02D10/126 ,  Y02D10/172

Abstract: PROBLEM TO BE SOLVED: To provide a method for recognizing efficiency of a processor (for example, CPU) to dynamically regulate performance.
SOLUTION: An apparatus has a counter 108, an efficiency determination module 110, and a management module 112. The counter 108 determines the number of event occurrences relating to a processor component (e.g., a processor core 102) waiting for a response from a device. The efficiency determination module 110 determines an efficiency metric based on the number of event occurrences. The management module 112 establishes one or more operating characteristics for the processor component corresponding to the efficiency metric.
COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于识别处理器（例如，CPU）的效率以动态地调节性能的方法。 解决方案：设备具有计数器108，效率确定模块110和管理模块112.计数器108确定与等待响应的处理器组件（例如，处理器核心102）相关的事件发生的次数 从设备。 效率确定模块110基于事件发生的次数确定效率度量。 管理模块112为对应于效率度量的处理器组件建立一个或多个操作特性。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：WO2006049690A3

公开(公告)日：2006-06-29

申请号：PCT/US2005031595

申请日：2005-09-07

Applicant: INTEL CORP

Inventor： ROTEM EFRAIM ,  LAMDAN ORE

IPC: G06F1/32

CPC classification number: G06F1/324 ,  G06F1/3203 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/172

Abstract: Briefly, a processor and a method to control a power consumption of the processor are presented. The method may include: counting a micro-architecture event of a component of the processor, estimating the power consumption value of the processor based on a weighted value of the counted micro-architecture event and filtering the weighted value of the counted micro-architecture event.

Abstract translation: 简而言之，提出了一种用于控制处理器的功耗的处理器和方法。 该方法可以包括：对处理器的组件的微架构事件进行计数，基于计数的微架构事件的加权值来估计处理器的功耗值，并且对计数的微架构事件的加权值进行滤波 。

公开(公告)号：WO2013036497A3

公开(公告)日：2013-05-10

申请号：PCT/US2012053726

申请日：2012-09-05

Applicant: INTEL CORP ,  ANANTHAKRISHNAN AVINASH N ,  ROTEM EFRAIM ,  RAJWAN DORON ,  WEISSMANN ELIEZER ,  SHULMAN NADAV

Inventor： ANANTHAKRISHNAN AVINASH N ,  ROTEM EFRAIM ,  RAJWAN DORON ,  WEISSMANN ELIEZER ,  SHULMAN NADAV

IPC: G06F1/00 ,  G06F1/26 ,  G06F13/00

CPC classification number: G06F1/26 ,  G06F1/3243 ,  G06F9/5094 ,  Y02B60/1239 ,  Y02D10/152

Abstract: In one embodiment, the present invention includes a method for determining a power budget for a multi-domain processor for a current time interval, determining a portion of the power budget to be allocated to first and second domains of the processor, and controlling a frequency of the domains based on the allocated portions. Such determinations and allocations can be dynamically performed during runtime of the processor. Other embodiments are described and claimed.

Abstract translation: 在一个实施例中，本发明包括用于为当前时间间隔确定多域处理器的功率预算，确定将被分配给处理器的第一和第二域的功率预算的一部分，以及控制 基于分配的部分的域。 这种确定和分配可以在处理器的运行时期间动态地执行。 描述并要求保护其他实施例。

公开(公告)号：WO2013048827A3

公开(公告)日：2013-05-23

申请号：PCT/US2012055943

申请日：2012-09-18

Applicant: INTEL CORP

Inventor： ANANTHAKRISHNAN AVINASH N ,  ZIV TOMER ,  RAJWAN DORON ,  ROTEM EFRAIM

IPC: G06F1/00 ,  G06F1/26

CPC classification number: G06F1/3234 ,  G06F1/206 ,  G06F1/324 ,  Y02D10/16

Abstract: In one embodiment, the present invention includes a method for determining, in a controller of a multi-domain processor, whether a temperature of a second domain of the multi-domain processor is greater than a sum of a throttle threshold and a cross-domain margin, and if so, reducing a frequency of a first domain of the multi-domain processor by a selected amount. In this way, a temperature of the second domain can be allowed to reduce, given a thermal coupling of the domains. Other embodiments are described and claimed.

Abstract translation: 在一个实施例中，本发明包括一种用于在多域处理器的控制器中确定多域处理器的第二域的温度是否大于节流阈值和跨域的总和的方法 如果是这样，则将多域处理器的第一域的频率降低选定的量。 以这种方式，考虑到域的热耦合，可以允许第二域的温度降低。 描述并要求保护其他实施例。

公开(公告)号：WO2006073899A3

公开(公告)日：2007-01-04

申请号：PCT/US2005046847

申请日：2005-12-20

Applicant: INTEL CORP ,  ROTEM EFRAIM ,  LAMDEN OREN ,  NAVEH ALON

Inventor： ROTEM EFRAIM ,  LAMDEN OREN ,  NAVEH ALON

IPC: G06F1/20

CPC classification number: G06F1/3287 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3234 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3275 ,  G06F1/3296 ,  G06F9/30083 ,  G06F9/3814 ,  G06F12/0862 ,  G06F12/0875 ,  G06F2212/452 ,  G06F2212/602 ,  Y02B60/1217 ,  Y02B60/1275 ,  Y02B60/1285 ,  Y02B60/32 ,  Y02D10/126 ,  Y02D10/16 ,  Y02D10/172 ,  Y02D50/20

Abstract: Systems and methods of managing operating points provide for determining the number of active cores in a plurality of processor cores. A maximum operating point is selected for at least one of the active cores based on the number of active cores. In one embodiment, the number of active cores is determined by monitoring an ACPI processor power state signal of each of the plurality of cores.

Abstract translation: 管理操作点的系统和方法提供用于确定多个处理器核心中的活动核心的数量。 基于活动核心的数量，为至少一个活动核心选择最大工作点。 在一个实施例中，通过监视多个核心中的每一个的ACPI处理器功率状态信号来确定活动核心的数量。

公开(公告)号：WO2006072106A2

公开(公告)日：2006-07-06

申请号：PCT/US2005047688

申请日：2005-12-29

Applicant: INTEL CORP ,  ROTEM EFRAIM ,  HERMERDING JIM ,  DISTEFANO ERIC ,  COOPER BARNES

Inventor： ROTEM EFRAIM ,  HERMERDING JIM ,  DISTEFANO ERIC ,  COOPER BARNES

IPC: G06F1/20

CPC classification number: G06F1/206 ,  G06F11/3024 ,  G06F11/3058

Abstract: A system for measuring and managing thermal operations of a processor core on a semiconductor die using a sensor positioned in a hotspot of the processor core. A measured temperature reading is determined based upon a temperature sensed by the sensor. Interrupt signals and a software readable register indicating temperature information provide feedback about the thermal environment to the processor. Based upon the measured temperature reading, the interrupt signals direct the processor to modify operation.

Abstract translation: 一种用于使用位于处理器核心的热点中的传感器来测量和管理半导体管芯上的处理器核心的热操作的系统。 测量的温度读数是根据传感器感测到的温度来确定的。 中断信号和指示温度信息的软件可读寄存器提供关于处理器的热环境的反馈。 基于测量的温度读数，中断信号指示处理器修改操作。

公开(公告)号：EP2972660A4

公开(公告)日：2016-11-09

申请号：EP14765524

申请日：2014-03-14

Applicant: INTEL CORP

Inventor： ROTEM EFRAIM ,  GOULD BENJAMIN J ,  HERMERDING II JAMES G ,  RODRIGUEZ JORGE P ,  NAVEH ALON ,  ROSENZWEIG NIR ,  DEGALAHAL VIJAY S R

IPC: G06F1/32

CPC classification number: G06F1/325 ,  G06F1/3206 ,  Y02D50/20

Abstract: Methods and apparatus relating to controlling power consumption by a Power Supply Unit (PSU) during idle state are described. In one embodiment, a power supply unit enters a lower power consumption state (e.g. S9) based on power state information, corresponding to one or more components of the platform, and comparison of a first value (corresponding to a frequency/frequentness of entry into the lower power consumption state) to a first threshold value. Other embodiments are also disclosed and claimed.

公开(公告)号：DE112018007545T5

公开(公告)日：2021-01-21

申请号：DE112018007545

申请日：2018-05-01

Applicant: INTEL CORP

Inventor： ROTEM EFRAIM ,  WEISSMANN ELIEZER ,  DEHAEMER ERIC ,  GENDLER ALEXANDER ,  SHULMAN NADAV ,  SISTLA KRISHNAKANTH ,  ROSENZWEIG NIR ,  VARMA ANKUSH ,  SZAPIRO ARIEL ,  ALBAHARI ARYE ,  MELAMED IDO ,  MISGAV NIR ,  GARG VIVEK ,  ANGEL NIMROD ,  PURANDARE ADWAIT ,  KOREM ELKANA

IPC: G06F1/32

Abstract: Es ist ein lokaler Energiesteuerungsarbiter zur Verbindung mit einer globalen Energiesteuerungseinheit einer Verarbeitungsplattform mit mehreren Verarbeitungseinheiten vorgesehen. Der lokale Energiesteuerungsarbiter steuert eine lokale Verarbeitungseinheit der Verarbeitungsplattform. Der lokale Energiesteuerungsarbiter weist eine Schnittstelle zum Empfangen, von der globalen Energiesteuerungseinheit, einer lokalen Leistungsgrenze, die der lokalen Verarbeitungseinheit abhängig von einer globalen Energiesteuerungsschätzung zugewiesen wird, und Verarbeitungsschaltungen auf, zum Bestimmen von jeglicher Änderung an einer oder mehr Verarbeitungsbedingungen, die in der lokalen Verarbeitungseinheit vorherrschen, in einer Zeitskala, welche kürzer als eine Dauer ist, für die die lokale Leistungsgrenze auf die lokale Verarbeitungseinheit durch die globale Energiesteuerungseinheit angewendet wird, und zum Auswählen einer Leistungsebene für die lokale Verarbeitungseinheit abhängig sowohl von der lokalen Leistungsgrenze als auch von der bestimmten Änderung, falls vorliegend, an den vorherrschenden Verarbeitungsbedingungen in der lokalen Verarbeitungseinheit.

公开(公告)号：DE112011105867B4

公开(公告)日：2020-03-19

申请号：DE112011105867

申请日：2011-12-30

Applicant: INTEL CORP

Inventor： THERIEN GUY M ,  DIEFENBAUGH PAUL S ,  AGGARWAL ANIL ,  HENROID ANDREW D ,  SHRALL JEREMY J ,  ROTEM EFRAIM ,  SISTLA KRISHNAKANTH V ,  WEISSMANN ELIEZER

IPC: G06F1/32 ,  G06F9/22

Abstract: Vorrichtung, die Folgendes umfasst:einen Prozessor und einen Speicher mit Instruktionen, die durch den Prozessor ausgeführt werden sollen, wobei die Instruktionen, wenn sie ausgeführt werden,ein Betriebssystem (BS) implementieren und Fähigkeiten-Register (502) identifizieren, aufweisend:ein Höchstleistungsregister,ein Nennleistungsregister undein Niedrigstleistungsregisters,wobei die Fähigkeiten-Register (502) eingerichtet sind, dem BS eine Skala verfügbarer Leistungsniveaus anzuzeigen, wobei die Fähigkeiten-Register (502) getrennt von einem oder mehreren Steuerregistern (504) sind und wobei die Fähigkeiten-Register (502) ein Garantierte-Leistung-Register umfassen, um einen Ressourcendeskriptor anzugeben, der ein momentanes garantiertes Leistungsniveau beschreibt.