-
公开(公告)号:DE102021211611A1
公开(公告)日:2022-06-23
申请号:DE102021211611
申请日:2021-10-14
Applicant: INTEL CORP
Inventor: CUNNINGHAM ANDREW , FLEMING PATRICK , LAKKAKULA NAVEEN , GUERIN RICHARD , SANKAR CHARITRA , DOYLE STEPHEN , CASTRO RALPH , BROWNE JOHN
IPC: G06F11/14
Abstract: Es werden Verfahren, Vorrichtungen, Systeme und Herstellungsartikel zum Steuern der Ausführung von Aufgaben in einem Rechensystem offenbart. Die Verfahren, Vorrichtungen, Systeme und Herstellungsartikel beinhalten mindestens eine Speichervorrichtung und mindestens einen Prozessor zum Ausführen von Anweisungen, um mindestens eine Anforderung zum Durchführen einer Umkehroperation an einem Datenfluss zu erhalten, wobei der Datenfluss zuvor während einer Vorwärtsoperation transformiert wurde, einen ersten Prozessorkern zu ermitteln, der die Vorwärtsoperation ausgeführt hat, wobei der Datenfluss eine Kennung des ersten Prozessorkerns beinhaltet, und den Datenfluss an einen zweiten Prozessorkern zum Durchführen der Umkehroperation zu übertragen.
-
公开(公告)号:DE102019102883A1
公开(公告)日:2019-09-12
申请号:DE102019102883
申请日:2019-02-06
Applicant: INTEL CORP
Inventor: MCDONNELL NIALL , BERNSTEIN DEBRA , FLEMING PATRICK , MACNAMARA CHRIS , CUNNINGHAM ANDREW , RICHARDSON BRUCE , RYAN BRENDAN
IPC: G06F9/50
Abstract: Technologien zum Bewegen von Arbeitslasten zwischen Hardwarewarteschlangenmanagern beinhalten eine Rechenvorrichtung. Die Rechenvorrichtung beinhaltet einen Satz von Hardwarewarteschlangenmanagem. Jeder Hardwarewarteschlangenmanager ist zum Verwalten einer oder mehrerer Warteschlangen aus Warteschlangenelementen ausgelegt und jedes Warteschlangenelement gibt einen durch einen Thread zu bearbeitenden Datensatz an. Die Rechenvorrichtung beinhaltet auch eine Schaltungsanordnung zum Ausführen einer Arbeitslast mit einem ersten Hardwarewarteschlangenmanager des Satzes von Hardwarewarteschlangenmanagem, Bestimmen, ob eine Arbeitslastmigrationsbedingung vorhanden ist, Bestimmen, ob ein zweiter Hardwarewarteschlangenmanager des Satzes von Hardwarewarteschlangenmanagem eine ausreichende Kapazität aufweist, um einen Satz von mit der Arbeitslast assoziierten Warteschlangen zu verwalten, Bewegen der Arbeitslast, als Reaktion auf eine Bestimmung, dass der zweite Hardwarewarteschlangenmanager eine ausreichende Kapazität aufweist, zu dem zweiten Hardwarewarteschlangenmanager, und Reduzieren eines Leistungsverbrauchs des ersten Hardwarewarteschlangenmanagers nach dem Bewegen der Arbeitslast zu dem zweiten Hardwarewarteschlangenmanager.
-
公开(公告)号:DE102018214014A1
公开(公告)日:2019-04-04
申请号:DE102018214014
申请日:2018-08-20
Applicant: INTEL CORP
Inventor: LAURENT PIERRE , MCDONNELL NIALL , BRENDAN RYAN , RICHARDSON BRUCE , MACNAMARA CHRIS , BROWNE JOHN , VENKATESAN NAMAKKAL , KANTECKI TOMASZ , FLEMING PATRICK , HARTE SEAN , CUNNINGHAM ANDREW
IPC: G06F9/54
Abstract: Ein Rechengerät, aufweisend: einen Prozessor; einen Zeiger auf einen Zählerspeicherplatz; und eine Zählermaschine mit verzögertem Inkrement, um: einen Stimulus zu empfangen, um den Zähler zu aktualisieren; und den Zähler verzögert zu inkrementieren, aufweisend das Ausgeben einer schwach geordneten Inkrementierungsanweisung an den Zeiger.
-
公开(公告)号:DE112018007780T5
公开(公告)日:2021-04-01
申请号:DE112018007780
申请日:2018-06-29
Applicant: INTEL CORP
Inventor: LI WEIGANG , WEI CHANGZHENG , BARRY JOHN , TAHHAN MARYAM , SVENNEBRING JONAS ALEXANDER , MCDONNELL NIALL D , LECKEY ALEXANDER , FLEMING PATRICK , MACNAMARA CHRISTOPHER , BROWNE JOHN
IPC: H04L9/00
Abstract: Eine Rechenvorrichtung ist offenbart, umfassend: einen Speicher; eine Speicherverschlüsselungssteuerung, um zumindest eine Region des Speichers zu verschlüsseln; und eine Netzwerkschnittstelle, um die Rechenvorrichtung kommunikativ mit einem entfernten Host zu koppeln; wobei die Speicherverschlüsselungssteuerung ausgebildet ist, um ein verschlüsseltes Paket, das über einen Verschlüsselungsschlüssel entschlüsselbar ist, direkt von dem Speicher zu dem entfernten Host zu senden, über die Netzwerkschnittstelle, unter Umgehung eines Netzwerkprotokollstapels.
-
-
-