公开(公告)号：DE102018209209A1

公开(公告)日：2019-01-03

申请号：DE102018209209

申请日：2018-06-08

Applicant: INTEL CORP

Inventor： MCDONNELL NIALL ,  BURROUGHS WILLIAM ,  SONNIER DAVID ,  GAREGRAT NITIN

IPC: H04L47/2475 ,  H04L47/36

Abstract: Technologien zur Inflight-Paketanzahlbegrenzung weisen eine Netzwerkvorrichtung auf. Die Netzwerkvorrichtung empfängt ein Paket von einer Erzeugeranwendung. Das Paket ist konfiguriert, als ein durch eine Verbraucheranwendung zu verbrauchendes Warteschlangenelement in eine Paketwarteschlange eingereiht zu werden. Die Netzwerkvorrichtung inkrementiert zudem als Reaktion auf den Empfang des Pakets eine Inflight-Anzahlvariable, bestimmt, ob ein Wert der Inflight-Anzahlvariable eine Inflight-Anzahlgrenze erfüllt, und reiht als Reaktion auf eine Bestimmung, dass der Wert der Inflight-Anzahlvariable die Inflight-Anzahlgrenze erfüllt, das Paket ein.

公开(公告)号：DE102019102883A1

公开(公告)日：2019-09-12

申请号：DE102019102883

申请日：2019-02-06

Applicant: INTEL CORP

Inventor： MCDONNELL NIALL ,  BERNSTEIN DEBRA ,  FLEMING PATRICK ,  MACNAMARA CHRIS ,  CUNNINGHAM ANDREW ,  RICHARDSON BRUCE ,  RYAN BRENDAN

IPC: G06F9/50

Abstract: Technologien zum Bewegen von Arbeitslasten zwischen Hardwarewarteschlangenmanagern beinhalten eine Rechenvorrichtung. Die Rechenvorrichtung beinhaltet einen Satz von Hardwarewarteschlangenmanagem. Jeder Hardwarewarteschlangenmanager ist zum Verwalten einer oder mehrerer Warteschlangen aus Warteschlangenelementen ausgelegt und jedes Warteschlangenelement gibt einen durch einen Thread zu bearbeitenden Datensatz an. Die Rechenvorrichtung beinhaltet auch eine Schaltungsanordnung zum Ausführen einer Arbeitslast mit einem ersten Hardwarewarteschlangenmanager des Satzes von Hardwarewarteschlangenmanagem, Bestimmen, ob eine Arbeitslastmigrationsbedingung vorhanden ist, Bestimmen, ob ein zweiter Hardwarewarteschlangenmanager des Satzes von Hardwarewarteschlangenmanagem eine ausreichende Kapazität aufweist, um einen Satz von mit der Arbeitslast assoziierten Warteschlangen zu verwalten, Bewegen der Arbeitslast, als Reaktion auf eine Bestimmung, dass der zweite Hardwarewarteschlangenmanager eine ausreichende Kapazität aufweist, zu dem zweiten Hardwarewarteschlangenmanager, und Reduzieren eines Leistungsverbrauchs des ersten Hardwarewarteschlangenmanagers nach dem Bewegen der Arbeitslast zu dem zweiten Hardwarewarteschlangenmanager.

公开(公告)号：DE102018214014A1

公开(公告)日：2019-04-04

申请号：DE102018214014

申请日：2018-08-20

Applicant: INTEL CORP

Inventor： LAURENT PIERRE ,  MCDONNELL NIALL ,  BRENDAN RYAN ,  RICHARDSON BRUCE ,  MACNAMARA CHRIS ,  BROWNE JOHN ,  VENKATESAN NAMAKKAL ,  KANTECKI TOMASZ ,  FLEMING PATRICK ,  HARTE SEAN ,  CUNNINGHAM ANDREW

IPC: G06F9/54

Abstract: Ein Rechengerät, aufweisend: einen Prozessor; einen Zeiger auf einen Zählerspeicherplatz; und eine Zählermaschine mit verzögertem Inkrement, um: einen Stimulus zu empfangen, um den Zähler zu aktualisieren; und den Zähler verzögert zu inkrementieren, aufweisend das Ausgeben einer schwach geordneten Inkrementierungsanweisung an den Zeiger.