公开(公告)号：DE112019002628T5

公开(公告)日：2021-04-01

申请号：DE112019002628

申请日：2019-05-28

Applicant: INTEL CORP

Inventor： KURD NASSER ,  RAGLAND DANIEL ,  AMBARDEKAR AMEYA ,  FALLIN JOHN ,  MOSALIKANTI PRAVEEN ,  GROSSNICKLE VAUGHN J

IPC: G06F1/04

Abstract: Techniken und Mechanismen für einen integrierten Schaltungschip (IC-Chip) zum Erzeugen eines Taktsignals zur Verwendung durch eine oder mehrere Ressourcen des IC-Chips. In einer Ausführungsform wird ein Taktsignal mit Phasenregelschleifenschaltungsanordnung (PLL-Schaltungsanordnung) eines IC-Chips basierend auf einem zyklischen Signal erzeugt, das durch eine externe Quelle an den IC-Chip bereitgestellt wird. Eine Versorgungsspannung, die an die PLL-Schaltungsanordnung bereitgestellt wird, wird automatisch basierend auf einem aus einer angeforderten Frequenz für das Taktsignal, einer Frequenz des empfangenen zyklischen Signals oder einer Spannung eines Steuersignals erhöht, das durch einen spannungsgesteuerten Oszillator der PLL-Schaltungsanordnung verwendet wird. In einer anderen Ausführungsform wird automatisch eine Reihe inkrementeller Änderungen auf eine Frequenz des Taktsignals nach einem vorgegebenen Übertaktungsschema oder Untertaktungsschema ausgeführt.

公开(公告)号：DE112019000479T5

公开(公告)日：2020-10-22

申请号：DE112019000479

申请日：2019-02-14

Applicant: INTEL CORP

Inventor： MOSALIKANTI PRAVEEN ,  WANG QI ,  NEIDENGARD MARK L ,  GROSSNICKLE VAUGHN J ,  KURD NASSER

IPC: H03L7/099 ,  H03K3/03 ,  H03K5/134

Abstract: Es wird eine Vorrichtung bereitgestellt, die umfasst: eine Frequenzregelschleife (FLL), die einen Oszillator mit mehreren Verzögerungsstufen umfasst, wobei eine Ausgabe jeder Verzögerungsstufe gezählt wird, um eine Frequenz der FLL zu bestimmen; und eine oder mehrere Schaltungen, die mit der FLL gekoppelt sind, um eine Stromversorgung der FLL gemäß der bestimmten Frequenz der FLL einzustellen.

公开(公告)号：DE112019002217T5

公开(公告)日：2021-02-18

申请号：DE112019002217

申请日：2019-05-28

Applicant: INTEL CORP

Inventor： KURD NASSER ,  MOSALIKANTI PRAVEEN ,  HEGDE THRIPTHI ,  NEIDENGARD MARK L ,  GROSSNICKLE VAUGHN J ,  WANG QI ,  RAMESH KANDADAI

IPC: G06F21/81 ,  G06F1/28

Abstract: Es wird eine Vorrichtung für autonome Sicherheit und funktionelle Sicherheit (FUSA) von Takt und Spannungen bereitgestellt. Die Vorrichtung kann umfassen: einen Multiplexer mit einem ersten Eingang, der kommunikativ mit einem Pin gekoppelt ist, um einen ersten Takt extern eines Die zu empfangen, und mit einem zweiten Eingang, der mit einem Ausgang eines Teilers gekoppelt ist, einen Oszillator zum Bereitstellen eines zweiten Takts und einen Zähler, der mit einem Ausgang des Multiplexers und des Oszillators verbunden ist, wobei der Zähler mit dem zweiten Takt arbeitet und eine Frequenz des ersten Takts bestimmt. Die Vorrichtung kann ferner ein Spannungsüberwachungs-Schaltungssystem zum Überwachen von Spannung(en) für die FUSA, einen Referenzgenerator für die FUSA, eine Tastverhältnis-Überwachungseinheit für die FUSA, eine Frequenzverschlechterungs-Überwachungseinheit für die FUSA und eine Phasenfehlerverschlechterungs-Überwachungseinheit für die FUSA umfassen.

公开(公告)号：DE102020110170A1

公开(公告)日：2020-11-19

申请号：DE102020110170

申请日：2020-04-14

Applicant: INTEL CORP

Inventor： MOSALIKANTI PRAVEEN ,  GROSSNICKLE VAUGHN J ,  FAROOQ SYED FERUZ SYED ,  NEIDENGARD MARK ,  KURD NASSER A

IPC: H03L7/08 ,  G06F1/04 ,  H03L7/18

Abstract: Es wird eine dynamische Spannung-Frequenz-Skalierung zum Übergang zu einer Zieltaktfrequenz und einer zugeordneten Zielspannung bereitgestellt. Die dynamische Spannung-Frequenz-Skalierung zu einer anderen Taktfrequenz wird durch allmähliches Ändern der Taktfrequenz unter Verwendung diskreter Schritte veränderlicher Größe, während dynamisch zu schnelleren oder langsameren Referenztaktfrequenzen geschaltet wird, wie es geeignet ist, um den Frequenzverlauf mit Systemanforderungen zu harmonisieren, ausgeführt.