公开(公告)号：DE102021130628A1

公开(公告)日：2022-06-23

申请号：DE102021130628

申请日：2021-11-23

Applicant: INTEL CORP

Inventor： ABDELMONEUM MOHAMED A ,  KURD NASSER ,  HEGDE THRIPTHI ,  SRINIVASA NARAYAN ,  SAGAZIO PETER

IPC: G06F21/81 ,  G06F1/04 ,  G06F1/32

Abstract: Ein Taktpuffer oder -treiber wird bis zum Empfang verifizierbarer Kryptoschlüssel selektiv gesteuert. Dieser Taktpuffer oder diese Treiber bleiben selektiv gesteuert, wodurch ein Prozessor von irgendeiner sinnvollen Funktion deaktiviert wird, bis Kryptoschlüssel decodiert, verifiziert und auf den Taktpuffer oder Treiber angewandt werden. Eine niederfrequente pseudozufällige Frequenzsprungzeitfolge wird erzeugt und zum Randomisieren eines Spreizspektrums verwendet, um einen Referenztakt (oder Ausgangstakt) eines Frequenzsynthesizers zu modulieren. Diese Sprungzeitfolge enthält den Schlüssel zum Freigeben der Kryptoschlüssel. Die PWM-modulierten Kryptoschlüssel werden von der Sprungzeitfolge getragen. Zum Decodieren der PWM-modulierten Kryptoschlüssel wird die Sprungzeitfolge verwendet. Der Referenztakt, der mit Kryptoschlüsseln in dem Spreizspektrum moduliert ist, wird gemeinsam mit der Sprungzeitfolge an einen Decoder (in einem Prozessor) gesandt. Die Kryptoschlüssel werden decodiert und dann zum Freigeben des Taktpuffers verwendet.

公开(公告)号：DE112020000294T5

公开(公告)日：2021-09-30

申请号：DE112020000294

申请日：2020-01-15

Applicant: INTEL CORP

Inventor： ABDELMONEUM MOHAMED A ,  KURD NASSER ,  HEGDE THRIPTHI

IPC: G06F1/04

Abstract: Eine Vorrichtung und ein Verfahren zum Schutz vor unbefugter Änderung eines Referenztakts für einen Prozessor. Die Vorrichtung umfasst: einen ersten Oszillator zum Erzeugen eines ersten Takts; einen zweiten Oszillator, um einen zweiten Takt zu erzeugen; einen dritten Oszillator, um einen dritten Takt zu erzeugen; einen ersten Zähler zum Zählen der Frequenz des ersten Takts in Bezug auf einen vierten Takt; einen zweiten Zähler zum Zählen der Frequenz des zweiten Takts in Bezug auf den vierten Takt; einen dritten Zähler zum Zählen der Frequenz des dritten Takts in Bezug auf den vierten Takt; und eine Schaltung zum Vergleichen der Frequenzen des ersten, zweiten und dritten Takts miteinander. Die Oszillatoren können in einen Interposer oder ein Gehäuse eingebettet sein. Diese Oszillatoren umfassen einen oder mehrere der folgenden: LC-Oszillator, mikroelektromechanischer System (MEMs) basierender Resonator oder Ringoszillator.

公开(公告)号：DE112019002217T5

公开(公告)日：2021-02-18

申请号：DE112019002217

申请日：2019-05-28

Applicant: INTEL CORP

Inventor： KURD NASSER ,  MOSALIKANTI PRAVEEN ,  HEGDE THRIPTHI ,  NEIDENGARD MARK L ,  GROSSNICKLE VAUGHN J ,  WANG QI ,  RAMESH KANDADAI

IPC: G06F21/81 ,  G06F1/28

Abstract: Es wird eine Vorrichtung für autonome Sicherheit und funktionelle Sicherheit (FUSA) von Takt und Spannungen bereitgestellt. Die Vorrichtung kann umfassen: einen Multiplexer mit einem ersten Eingang, der kommunikativ mit einem Pin gekoppelt ist, um einen ersten Takt extern eines Die zu empfangen, und mit einem zweiten Eingang, der mit einem Ausgang eines Teilers gekoppelt ist, einen Oszillator zum Bereitstellen eines zweiten Takts und einen Zähler, der mit einem Ausgang des Multiplexers und des Oszillators verbunden ist, wobei der Zähler mit dem zweiten Takt arbeitet und eine Frequenz des ersten Takts bestimmt. Die Vorrichtung kann ferner ein Spannungsüberwachungs-Schaltungssystem zum Überwachen von Spannung(en) für die FUSA, einen Referenzgenerator für die FUSA, eine Tastverhältnis-Überwachungseinheit für die FUSA, eine Frequenzverschlechterungs-Überwachungseinheit für die FUSA und eine Phasenfehlerverschlechterungs-Überwachungseinheit für die FUSA umfassen.