公开(公告)号：DE102019108051A1

公开(公告)日：2019-10-24

申请号：DE102019108051

申请日：2019-03-28

Applicant: INTEL CORP

Inventor： VALERIO JAMES ,  ASHBAUGH BEN ,  RAMANI PRADEEP ,  DAVID REBECCA ,  GANAPATHY SABAREESH ,  HASHEMI HASHEM

IPC: G06T1/20

Abstract: Hierin beschriebene Ausführungsformen stellen Techniken bereit, um eine hohe zeitliche Zwischenspeicherlokalisierung zwischen unabhängigen Threads mit dem gleichen oder einem ähnlichen Arbeitsspeicherzugriffsmuster beizubehalten. Eine Ausführungsform sieht eine Grafikverarbeitungseinheit vor, die eine Anweisungsausführungspipeline umfasst, die Hardwareausführungslogik und einen Thread-Dispatcher enthält, um einen Satz von Befehlen zur Ausführung zu verarbeiten und mehrere Gruppen von Hardwarethreads an die Hardwareausführungslogik zu verteilen, um den Satz von Befehlen auszuführen. Der Thread-Dispatcher kann ausgelegt sein, gleichzeitig eine erste Gruppe der mehreren Gruppen von Hardwarethreads an die Hardwareausführungslogik zu verteilen und eine Verteilung von zusätzlichen Hardwarethreads für den Satz von Befehlen zurückzuhalten, bis die erste Gruppe die Ausführung abgeschlossen hat.