公开(公告)号：DE112011105818T5

公开(公告)日：2014-10-23

申请号：DE112011105818

申请日：2011-12-09

Applicant: INTEL CORP

Inventor： SANS ROGER ESPASA ,  SAMUDRALA SRIDHAR ,  SAN ADRIAN JESUS CORBAL ,  VALENTINE ROBERT C ,  DURAN SANTIAGO GALAN ,  WIEDEMEIER JEFFREY G ,  GIRKAR MILIND BABURAO ,  LEE VIKTOR W ,  FORSYTH ANDREW THOMAS

IPC: G06F9/30 ,  G06F9/305

Abstract: Es werden Ausführungsformen von Systemen, Vorrichtungen und Verfahren zum Ausführen einer Expandier- und/oder Komprimieranweisung in einem Computerprozessor beschrieben. Bei bestimmten Ausführungsformen bewirkt Die Ausführung einer Expandieranweisung die Auswahl von Elementen aus einer Quelle, die spärlich in einem Ziel zu speichern sind, auf der Basis von Werten der Schreibmaske, und Speichern jedes ausgewählten Datenelements der Quelle als spärliches Datenelement in einer Zielspeicherstelle, wobei die Zielspeicherstellen jeweils Schreibmasken-Bitpositionen entsprechen, die angeben, dass das entsprechende Datenelement der Quelle zu speichern ist.