公开(公告)号：WO2012006063A3

公开(公告)日：2012-04-05

申请号：PCT/US2011042126

申请日：2011-06-28

Applicant: INTEL CORP ,  NALLA RAVI K ,  MANUSHAROW MATHEW J ,  DELANEY DREW

Inventor： NALLA RAVI K ,  MANUSHAROW MATHEW J ,  DELANEY DREW

IPC: H01L23/48 ,  H01L21/60 ,  H05K3/46

CPC classification number: H01L23/481 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/48 ,  H01L24/82 ,  H01L24/83 ,  H01L25/0655 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05009 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24137 ,  H01L2224/2518 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/82105 ,  H01L2224/82106 ,  H01L2224/83203 ,  H01L2224/92244 ,  H01L2225/1035 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: A microelectronic package includes a substrate (110), a die (120) embedded within the substrate, the die having a front side (121) and a back side (122) and a through-silicon-via (123) therein, build-up layers (130) built up over the front side of the die, and a power plane (140) in physical contact with the back side of the die. In another embodiment, the microelectronic package comprises a substrate (210), a first die (220) and a second die (260) embedded in the substrate and having a front side (221, 261) and a back side (222, 262) and a through-silicon-via (223, 263) therein, build-up layers (230) over the front sides of the first and second dies, and an electrically conductive structure (240) in physical contact with the back sides of the first and second dies.

Abstract translation: 微电子封装包括衬底（110），嵌入衬底内的管芯（120），管芯具有正面（121）和背面（122）以及其中的硅通孔（123） 建立在管芯的正面上的上层（130），以及与管芯的背面物理接触的电源平面（140）。 在另一个实施例中，微电子封装包括衬底（210），嵌入在衬底中并具有前侧（221,261）和后侧（222,262）的第一管芯（220）和第二管芯（260） 和其中的硅通孔（223,263），在第一和第二管芯的正面上的积层（230）以及与第一和第二管芯的背面物理接触的导电结构（240） 和第二个模具。

公开(公告)号：DE112011104211B4

公开(公告)日：2021-01-28

申请号：DE112011104211

申请日：2011-11-23

Applicant: INTEL CORP

Inventor： MANUSHAROW MATHEW J ,  HLAD MARK S ,  NALLA RAVI K

IPC: H01L23/50 ,  H01L23/485 ,  H05K1/18 ,  H05K3/46

Abstract: Halbleiterbauelement (109), das Folgendes aufweist:einen Halbleiter-Chip (118), der in eine bondhügellose Aufbauschicht-Struktur, BBUL-Struktur, (102) eingebettet ist; undeine Laminatkernstruktur (148), die an die BBUL-Struktur anstößt (144), wobei die Laminatkernstruktur (148) und die BBUL-Struktur durch einen elektrisch leitfähigen Körper (162) elektrisch gekoppelt sind, der in beide integriert ist,wobei der elektrisch leitfähige Körper (162) ein Hohlzylinder ist, der an seinem BBUL-strukturseitigen Ende (144) geschlossen ist.

公开(公告)号：DE112012002736B4

公开(公告)日：2018-05-09

申请号：DE112012002736

申请日：2012-06-28

Applicant: INTEL CORP

Inventor： ROY MIHIR K ,  MANUSHAROW MATHEW J

IPC: H01L21/60 ,  H01L23/50

Abstract: Prozess zum Bilden eines kernlosen Kontaktstift-Rasterfeldsubstrats umfassend:das Bilden einer Saatschicht auf einer Kontaktstift-Rasterfeld-Kontaktstiftform;das Bilden eines PGA-Vorläuferfilms auf der Saatschicht;das Strukturieren des PGA-Vorläuferfilms, um mehrere beabstandete PGA-Kontaktstifte zu erreichen; unddas Bilden eines kernlosen PGA-Substrats, das die PGA-Kontaktstifte integriert, enthaltend:das Bilden einer ersten Zwischenschicht zum Festlegen einer Anschlussseite des kernlosen PGA-Substrats, wobei die erste Zwischenschicht mit den PGA-Kontaktstiften an deren Kontaktstiftköpfen in Kontakt steht;das Füllen einer Durchkontaktierung in die erste Zwischenschicht, wobei die Durchkontaktierung einen direkten Kontakt mit einem Kontaktstiftkopf der PGA-Kontaktstifte herstellt; unddas Bilden einer nachfolgenden Zwischenschicht, um eine nahe Chipseite des kernlosen PGA-Substrats festzulegen.

公开(公告)号：DE112011104211T5

公开(公告)日：2013-10-02

申请号：DE112011104211

申请日：2011-11-23

Applicant: INTEL CORP

Inventor： MANUSHAROW MATHEW J ,  HLAD MARK S ,  NALLA RAVI K

IPC: H01L23/50 ,  H01L23/485 ,  H05K1/18 ,  H05K3/46

Abstract: Eine Struktur enthält ein Hybridsubstrat zum Stützen eines Halbleiterbauelements, das eine bondhügellose Aufbauschicht, in die das Halbleiterbauelement eingebettet ist, und eine Laminatkernstruktur enthält. Die bondhügellose Aufbauschicht und die Laminatkernstruktur werden durch eine Verstärkungsplattierung, die mit einem plattierten Durchgangsloch in der Laminatkernstruktur und einer anschließenden Bondinsel der bondhügellosen Aufbauschichtstruktur verbunden ist, zu einer integralen Vorrichtung gemacht.

公开(公告)号：DE112015007233T5

公开(公告)日：2018-10-04

申请号：DE112015007233

申请日：2015-12-26

Applicant: INTEL CORP

Inventor： ZHANG YU AMOS ,  MANUSHAROW MATHEW J ,  AYGUN KEMAL ,  MAZUMDER MOHIUDDIN M

IPC: H01L23/48

Abstract: Ein Masseisolationsgewebestrukturgehäuse umfasst eine oberste Ebene mit einer oberen Zwischenverbindungsschicht mit oberen Massekontakten, oberen Datensignalkontakten und einer Masseisolationsgewebestruktur aus leitfähigem Material, die mit den oberen Massekontakten verbunden ist und die oberen Datensignalkontakte umgibt. Die oberen Kontakte können über einer unteren Schicht derselben Zwischenverbindungsebene ausgebildet sein und über Kontakte oder Bahnen mit dieser verbunden sein. Die Durchkontakte der unteren Schicht können mit oberen Kontakten einer zweiten Zwischenverbindungsebene verbunden sein, die auch ein solches Gewebe aufweisen kann. Es kann auch zumindest eine dritte Zwischenverbindungsebene mit einem solchen Gewebe vorliegen. Die Gewebestruktur bewirkt elektrische Isolation und reduziert Übersprechen zwischen den Signalkontakten, wodurch eine höherfrequente und präzisere Datensignalübertragung zwischen Vorrichtungen wie integrierten Schaltungschips (IC-Chips), die an einem Gehäuse angebracht sind, bereitgestellt wird.

公开(公告)号：IN3370CHN2014A

公开(公告)日：2015-07-03

申请号：IN3370CHN2014

申请日：2014-05-05

Applicant: INTEL CORP

Inventor： MALLIK DEBENDRA ,  NARASIMHAN SRINDHAR ,  MANUSHAROW MATHEW J ,  BOYD THOMAS A

IPC: H01L23/48 ,  H01L23/36

Abstract: A package for a microelectronic die (110) includes a first substrate (120) adjacent to a first surface (112) of the die a second substrate (130) adjacent to the first substrate and a heat spreader (140) adjacent to a second surface (111) of the die. The heat spreader makes contact with both the first substrate and the second substrate.

公开(公告)号：DE112012002736T5

公开(公告)日：2014-03-27

申请号：DE112012002736

申请日：2012-06-28

Applicant: INTEL CORP

Inventor： ROY MIHIR K ,  MANUSHAROW MATHEW J

IPC: H01L23/50 ,  H01L23/48 ,  H01L23/52

Abstract: Ein kernloses Kontaktstift-Rasterfeld(PGA)-Substrat enthält PGA-Kontaktstifte, die mit dem PGA-Substrat ohne Verwendung von Lötmitteln integriert sind. Ein Prozess zur Herstellung des kernlosen PGA-Substrats integriert die PGA-Kontaktstifte durch Bilden einer Aufbauschicht auf den PGA-Kontaktstiften, so dass Durchkontaktierungen einen direkten Kontakt mit den Kontaktstiftköpfen der PGA-Kontaktstifte herstellen.

公开(公告)号：WO2013003651A2

公开(公告)日：2013-01-03

申请号：PCT/US2012044744

申请日：2012-06-28

Applicant: INTEL CORP ,  ROY MIHIR K ,  MANUSHAROW MATHEW J

Inventor： ROY MIHIR K ,  MANUSHAROW MATHEW J

CPC classification number: H01L21/4857 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/50 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15312 ,  H05K3/007 ,  H05K3/4007 ,  H05K3/4682 ,  H05K2203/0769 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

Abstract: A coreless pin-grid array (PGA) substrate includes PGA pins that are integral to the PGA substrate without the use of solder. A process of making the coreless PGA substrate integrates the PGA pins by forming a build-up layer upon the PGA pins such that vias make direct contact to pin heads of the PGA pins.

Abstract translation: 根据本发明，无芯衬底，在引脚栅格阵列（PGA），包括集成的无缝PGA销PGA基板。 根据制造无芯PGA基板的方法中，PGA插针集成是通过形成在PGA插针的制剂层下进行，以使通孔中的接触是直接与PGA插针头 。

公开(公告)号：WO2012074783A3

公开(公告)日：2012-07-19

申请号：PCT/US2011061338

申请日：2011-11-18

Applicant: INTEL CORP ,  MANUSHAROW MATHEW J ,  NALLA RAVI

Inventor： MANUSHAROW MATHEW J ,  NALLA RAVI

IPC: H01L23/48 ,  H01L23/28

CPC classification number: H01L23/564 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/36 ,  H01L23/3677 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73267 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/1815 ,  H01L2924/18162

Abstract: A low-profile microelectronic package includes a die (110) (having a first surface (111) and a second surface (112)) and a package substrate (120). The substrate includes an electrically insulating layer (121) that forms a first side (126) of the substrate, an electrically conductive layer (122) connected to the die, and a protective layer (123) over the conductive layer that forms a second side (127) of the substrate. The first surface of the die is located at the first side of the substrate. The insulating layer has a plurality of pads (130) formed therein. The package further includes an array of interconnect structures (140) located at the first side of the substrate. Each interconnect structure in the array of interconnect structures has a first end (141) and a second end (142), and the first end is connected to one of the pads.

Abstract translation: 薄型微电子封装包括具有第一表面（111）和第二表面（112）的管芯（110）和封装衬底（120）。 衬底包括形成衬底的第一侧（126）的电绝缘层（121），连接到管芯的导电层（122）和形成第二侧的导电层上的保护层（123） （127）。 模具的第一表面位于基板的第一侧。 绝缘层具有形成在其中的多个焊盘（130）。 该封装还包括位于衬底第一侧的互连结构阵列（140）。 互连结构阵列中的每个互连结构具有第一端（141）和第二端（142），并且第一端连接到其中一个焊盘。

公开(公告)号：WO2012040735A2

公开(公告)日：2012-03-29

申请号：PCT/US2011053325

申请日：2011-09-26

Applicant: INTEL CORP ,  NALLA RAVI K ,  MANUSHAROW MATHEW J ,  MALATKAR PRAMOD

Inventor： NALLA RAVI K ,  MANUSHAROW MATHEW J ,  MALATKAR PRAMOD

IPC: H01L23/48 ,  H01L23/12 ,  H01L23/485

CPC classification number: H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L24/93 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/21 ,  H01L2224/2101 ,  H01L2224/211 ,  H01L2224/22 ,  H01L2224/2201 ,  H01L2224/221 ,  H01L2224/24011 ,  H01L2224/24146 ,  H01L2224/251 ,  H01L2224/25105 ,  H01L2224/2518 ,  H01L2224/82005 ,  H01L2224/821 ,  H01L2224/82101 ,  H01L2224/82106 ,  H01L2224/93 ,  H01L2225/06524 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2221/68304 ,  H01L2924/00

Abstract: Methods of forming a microelectronic packaging structure and associated structures formed thereby are described. Those methods may include a die embedded in a coreless substrate, wherein a mold compound surrounds the die, and wherein the die comprises TSV connections on a first side and C4 pads on a second side of the die, a dielectric material on a first side and on a second side of the mold compound; and interconnect structures coupled to the C4 pads and to the TSV pads. Embodiments further include forming packaging structures wherein multiple dies are fully embedded within a BBUL package without PoP lands.

Abstract translation: 描述了形成微电子封装结构和由此形成的相关结构的方法。 这些方法可以包括嵌入无芯基板中的管芯，其中模制化合物围绕管芯，并且其中管芯包括第一侧上的TSV连接和管芯第二侧上的C4焊盘，第一侧上的电介质材料以及 在模塑料的第二侧上; 以及耦合到C4焊盘和TSV焊盘的互连结构。 实施例还包括形成封装结构，其中多个管芯完全嵌入在没有PoP焊盘的BBUL封装内。