公开(公告)号：KR20200141921A

公开(公告)日：2020-12-21

申请号：KR20200055123

申请日：2020-05-08

Applicant: INTEL CORP

Inventor： MALLIK DEBENDRA ,  MAHAJAN RAVINDRANATH ,  SANKMAN ROBERT ,  LIFF SHAWNA ,  PIETAMBARAM SRINIVAS ,  PENMECHA BHARAT

IPC: H01L23/00 ,  H01L23/495 ,  H01L23/498

Abstract: 본명세서에개시된실시예들은전자패키지들및 전자패키지들을제조하는방법들을포함한다. 일실시예에서, 전자패키지는인터포저 - 캐비티가상기인터포저를관통함 -, 및상기캐비티내의네스티드컴포넌트를포함한다. 일실시예에서, 상기전자패키지는제1 인터커넥트에의해인터포저에결합되고제2 인터커넥트에의해네스티드컴포넌트에결합된다이를추가로포함한다. 일실시예에서, 상기제1 및제2 인터커넥트들은제1 범프, 상기제1 범프위의범프패드, 및상기범프패드위의제2 범프를포함한다.

公开(公告)号：DE102020133829A1

公开(公告)日：2021-09-30

申请号：DE102020133829

申请日：2020-12-16

Applicant: INTEL CORP

Inventor： SANKMAN ROBERT L ,  MANEPALLI RAHUL N ,  MAY ROBERT ALAN ,  PIETAMBARAM SRINIVAS V ,  PENMECHA BHARAT

IPC: H01L23/538 ,  H01L21/60 ,  H01L23/15 ,  H01L23/29 ,  H01L23/50 ,  H01L25/065

Abstract: Verschiedene Beispiele stellen ein Halbleiter-Patch bereit. Das Patch umfasst einen Glaskern mit einer ersten und einer zweiten gegenüberliegenden Hauptoberfläche, die sich in einer x-y-Richtung erstrecken. Das Patch umfasst ferner ein leitfähiges Via, das sich von der ersten Hauptoberfläche zu der zweiten Hauptoberfläche im Wesentlichen in einer z-Richtung erstreckt. Das Patch umfasst ferner ein Brücken-Die in elektrischer Kommunikation mit dem leitfähigen Via, der in ein dielektrisches Material eingebettet ist. Das Patch umfasst ferner eine Überform, die den Glaskern zumindest teilweise einschließt.

公开(公告)号：SG10202004327QA

公开(公告)日：2021-01-28

申请号：SG10202004327Q

申请日：2020-05-11

Applicant: INTEL CORP

Inventor： MALLIK DEBENDRA ,  MAHAJAN RAVINDRANATH ,  SANKMAN ROBERT ,  LIFF SHAWNA ,  PIETAMBARAN SRINIVAS ,  PENMECHA BHARAT

Abstract: Embodiments disclosed herein include electronic packages and methods of fabricating electronic packages. In an embodiment, an electronic package comprises an interposer, where a cavity passes through the interposer, and a nested component in the cavity. In an embodiment, the electronic package further comprises a die coupled to the interposer by a first interconnect and coupled to the nested component by a second interconnect. In an embodiment, the first and second interconnects comprise a first bump, a bump pad over the first bump, and a second bump over the bump pad.