中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

12 records (took 0.03 seconds)

    ELECTRONIC PACKAGE WITH HIGH DENSITY INTERCONNECT AND ASSOCIATED METHODS
    3.
    发明申请
    ELECTRONIC PACKAGE WITH HIGH DENSITY INTERCONNECT AND ASSOCIATED METHODS 审中-公开
    具有高密度互连和相关方法的电子封装

    公开(公告)号：WO02093647A2

    公开(公告)日：2002-11-21

    申请号：PCT/US0214879

    申请日：2002-05-10

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT ,  CHONG TEE ,  ONG SENG HOOI

    IPC: H05K3/34 ,  H01L23/12 ,  H01L23/498 ,  H05K1/11

    CPC classification number: H05K1/114 ,  H01L23/49838 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K2201/09227 ,  H05K2201/10674 ,  H05K2201/10734

    Abstract: An electronics package comprises an integrated circuit (IC) coupled to an IC substrate in a flip-chip ball grid array (FCBGA) configuration. The IC comprises a high density pattern of interconnect pads around its periphery for coupling to a corresponding pattern of bonding pads on the IC substrate. The substrate bonding pads are uniquely arranged to accommodate a high density of interconnect pads on the IC while taking into account various geometrical constraints on the substrate, such as bonding pad size, trace width, and trace spacing. In one embodiment, the substrate bonding pads are arranged in a zigzag pattern. In a further embodiment, the technique is used for bonding pads on a printed circuit board to which an IC package is coupled. Methods of fabrication, as well as application of the package to an electronic package, an electronic system, and a data processing system, are also described.

    Abstract translation: 电子封装包括以倒装芯片球栅阵列（FCBGA）配置耦合到IC基板的集成电路（IC）。 IC包括围绕其周边的互连焊盘的高密度图案，用于耦合到IC衬底上的对应图案的焊盘。 衬底接合焊盘被独特地布置成在IC上容纳高密度的互连焊盘，同时考虑到衬底上的各种几何约束，例如焊盘尺寸，迹线宽度和迹线间距。 在一个实施例中，衬底接合焊盘以锯齿形图案布置。 在另一实施例中，该技术用于将IC封装耦合到的印刷电路板上的焊盘接合。 还描述了制造方法以及将包装应用于电子包装，电子系统和数据处理系统。

    Substratanordnung mit magnetischem Merkmal
    4.
    发明专利
    Substratanordnung mit magnetischem Merkmal 未知

    公开(公告)号：DE102018129890B4

    公开(公告)日：2025-02-13

    申请号：DE102018129890

    申请日：2018-11-27

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT ,  DENG YIKANG

    IPC: H01L23/64 ,  H01F27/00 ,  H01L23/50 ,  H10D84/00

    Abstract: Eine Substratanordnung, umfassend:ein Basissubstrat;eines oder mehrere Verbindungselemente, die an einer ersten Seite des Basissubstrats positioniert sind, wobei das eine oder die mehreren Verbindungselemente mit einem Halbleiter-Chip zu koppeln sind, der einen integrierten Spannungsregler (IVR) aufweist;ein magnetisches Merkmal, das an einer zweiten Seite des Basissubstrats gebildet ist, wobei die zweite Seite gegenüber der ersten Seite ist, wobei das magnetische Merkmal sich entlang eines Abschnitts der zweiten Seite des Basissubstrats erstreckt, der gegenüber des Orts ist, wo der IVR positioniert werden soll, wenn der Halbleiter-Chip mit dem einen oder den mehreren Verbindungselementen gekoppelt ist; undeine Spule, die mit dem IVR gekoppelt sein soll, wobei ein lateraler Abschnitt der Spule sich durch das magnetische Merkmal erstreckt.

    Parallel plane substrate
    5.
    发明专利
    Parallel plane substrate 未知

    公开(公告)号：AU2867402A

    公开(公告)日：2002-07-01

    申请号：AU2867402

    申请日：2001-11-15

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT

    IPC: H05K3/00 ,  H01L23/12 ,  H01L23/498 ,  H05K3/40 ,  H05K3/46

    Abstract: A microelectronic substrate having a plurality of alternating substantially planar layers of dielectric material and conductive material, and further having a first surface and a second surface, wherein the dielectric material and the conductive material layers extend substantially perpendicularly between the first and second surfaces.

    LOAD-DEPENDENT VARIABLE FREQUENCY VOLTAGE REGULATOR
    6.
    发明专利
    LOAD-DEPENDENT VARIABLE FREQUENCY VOLTAGE REGULATOR 未知

    公开(公告)号：AU2003297914A1

    公开(公告)日：2004-07-29

    申请号：AU2003297914

    申请日：2003-12-11

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT ,  CHICKAMENAHALLI SHAMALA

    IPC: H02M3/00

    Abstract: A pulse width modulation voltage regulator comprises a pulse width modulation circuit and a control circuit. The control circuit is operable to reduce a pulse modulation frequency of the pulse width modulation circuit when a load current increases and to increase the pulse modulation frequency of the pulse width modulation circuit when the load current decreases.

    Electronic package with high density interconnect and associated methods
    7.
    发明专利
    Electronic package with high density interconnect and associated methods 未知

    公开(公告)号：AU2002344331A1

    公开(公告)日：2002-11-25

    申请号：AU2002344331

    申请日：2002-05-10

    Applicant: INTEL CORP

    Inventor： ONG SENG HOOI ,  SANKMAN ROBERT ,  CHONG TEE

    IPC: H05K3/34 ,  H01L23/12 ,  H01L23/498 ,  H05K1/11 ,  H01L23/538

    Abstract: An electronics package comprises an integrated circuit (IC) coupled to an IC substrate in a flip-chip ball grid array (FCBGA) configuration. The IC comprises a high density pattern of interconnect pads around its periphery for coupling to a corresponding pattern of bonding pads on the IC substrate. The substrate bonding pads are uniquely arranged to accommodate a high density of interconnect pads on the IC while taking into account various geometrical constraints on the substrate, such as bonding pad size, trace width, and trace spacing. In one embodiment, the substrate bonding pads are arranged in a zigzag pattern. In a further embodiment, the technique is used for bonding pads on a printed circuit board to which an IC package is coupled. Methods of fabrication, as well as application of the package to an electronic package, an electronic system, and a data processing system, are also described.

    Substratanordnung mit magnetischem Merkmal
    8.
    发明专利
    Substratanordnung mit magnetischem Merkmal 未知

    公开(公告)号：DE102018129890A1

    公开(公告)日：2019-07-04

    申请号：DE102018129890

    申请日：2018-11-27

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT ,  DENG YIKANG

    IPC: H01L23/64 ,  H01F27/00 ,  H01L23/50 ,  H01L27/06

    Abstract: Vorrichtungen, Systeme und Verfahren die einem Substratentwurf mit einem magnetischen Merkmal für einen vollständig integrierten Spannungsregler zugeordnet sind, sind hierin offenbart. Bei Ausführungsbeispielen kann eine Substratanordnung ein Basissubstrat und eines oder mehrere Verbindungselemente, die an einer ersten Seite des Basissubstrats positioniert sind, umfassen, wobei das eine oder die mehreren Verbindungselementen mit einem Halbleiter-Chip gekoppelt sollen werden, der einen integrierten Spannungsregler (IVR; integrated voltage regulator) aufweist. Die Substratanordnung kann ferner ein magnetisches Merkmal umfassen, das an einer zweiten Seite des Basissubstrats positioniert ist, wobei die zweite Seite gegenüber der ersten Seite ist, wobei das magnetische Merkmal sich entlang eines Abschnitts der zweiten Seite des Basissubstrats erstreckt, der gegenüber des Orts ist, wo der IVR positioniert werden soll, wenn der Halbleiter-Chip mit dem einen oder den mehreren Verbindungselementen gekoppelt ist. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.

    9.
    发明专利
    未知

    公开(公告)号：AT395807T

    公开(公告)日：2008-05-15

    申请号：AT01989795

    申请日：2001-11-15

    Applicant: INTEL CORP

    Inventor： SANKMAN ROBERT

    IPC: H05K3/00 ,  H05K3/40 ,  H01L23/12 ,  H01L23/498 ,  H05K3/46

    Abstract: A microelectronic substrate having a plurality of alternating substantially planar layers of dielectric material and conductive material, and further having a first surface and a second surface, wherein the dielectric material and the conductive material layers extend substantially perpendicularly between the first and second surfaces.

    HETEROGENEOUS NESTED INTERPOSER PACKAGE FOR IC CHIPS
    10.
    发明专利
    HETEROGENEOUS NESTED INTERPOSER PACKAGE FOR IC CHIPS 未知

    公开(公告)号：SG10202004327QA

    公开(公告)日：2021-01-28

    申请号：SG10202004327Q

    申请日：2020-05-11

    Applicant: INTEL CORP

    Inventor： MALLIK DEBENDRA ,  MAHAJAN RAVINDRANATH ,  SANKMAN ROBERT ,  LIFF SHAWNA ,  PIETAMBARAN SRINIVAS ,  PENMECHA BHARAT

    Abstract: Embodiments disclosed herein include electronic packages and methods of fabricating electronic packages. In an embodiment, an electronic package comprises an interposer, where a cavity passes through the interposer, and a nested component in the cavity. In an embodiment, the electronic package further comprises a die coupled to the interposer by a first interconnect and coupled to the nested component by a second interconnect. In an embodiment, the first and second interconnects comprise a first bump, a bump pad over the first bump, and a second bump over the bump pad.

Patent Agency Ranking