Control of warpage using ABF GC cavity for embedded DIE package

    公开(公告)号:GB2530647A

    公开(公告)日:2016-03-30

    申请号:GB201514666

    申请日:2015-08-18

    Applicant: INTEL CORP

    Abstract: The package comprises a rigid glass fibre layer 210 that is coplanar with a semiconductor device die 241 and a die backside film 242. Build-up interconnect and dielectric layers are also provided in the device package. The rigid glass fibre layer is initially formed on a core substrate (222, fig 2b) and a cavity for accommodating the die is formed using a laser ablation method. After the die and the build-up layers have been formed the core may be removed by etching. The rigid glass fibre layer reinforces the die package and reduces warping of the package.

    Method to increase I/O density and reduce layer counts in BBUL packages

    公开(公告)号:GB2517070A

    公开(公告)日:2015-02-11

    申请号:GB201411380

    申请日:2014-06-26

    Applicant: INTEL CORP

    Abstract: An apparatus including a die 140 including a dielectric material on a device side, an insulating layer 160 surrounding a die area and embedding a thickness dimension of the die. This is disposed on a carrier 120A which includes a plurality of layers of conductive material disposed on the device side of the die, a first one of the layers of conductive materials being formed on the insulating layer and patterned into traces at least a portion of which are connected to respective contact points on the die. When disposing the die on the carrier a sacrificial layer can be used. The device side of the die may comprise a dielectric material, which can have vias formed through it, to contact points on the die to those on the carrier. The insulating material may be formed from an epoxy.

    Verfahren zur Steigerung der E/A-Dichte und zur Reduzierung der Schichtanzahl in BBUL-Gehäusen

    公开(公告)号:DE102014108994A1

    公开(公告)日:2014-12-31

    申请号:DE102014108994

    申请日:2014-06-26

    Applicant: INTEL CORP

    Abstract: Eine Vorrichtung, die einen Die umfasst, der ein Dielektrikummaterial auf einer Geräteseite aufweist, dazu eine Isolierschicht, die einen Die-Bereich umschließt und in die eine Dickedimension des Die eingebettet ist; und einen Träger einschließlich mehrerer Schichten leitfähigen Materials, die auf der Geräteseite des Die platziert sind und von denen die erste Schicht leitfähigen Materials auf der Isolierschicht gebildet und mit Leiterbahnen gemustert wird, von denen mindestens ein Teil mit den entsprechenden Kontaktpunkten auf dem Die verbunden ist. Ein Verfahren, das folgende Schritte umfasst: Platzieren eines Die auf einem Opfersubstrat, wobei sich eine Geräteseite des Die gegenüber dem Opfersubstrat befindet; Platzieren einer Gussform auf dem Opfersubstrat entlang einer Längen- und Breitendimension des Die, wobei die Gussform einen Leitungskanal mit einer Tiefe umfasst, die mindestens so groß wie die Dickedimension des Die ist; Einführen eines Isoliermaterials in einen Leitungskanal der Gussform; Entfernen der Gussform; Bilden eines Trägers auf dem Isoliermaterial neben einer Geräteseite des Die sowie Separieren von Die und Träger vom Opfersubstrat.

Patent Agency Ranking