公开(公告)号：DE112017001012T5

公开(公告)日：2018-11-22

申请号：DE112017001012

申请日：2017-01-27

Applicant: INTEL CORP

Inventor： RAGLAND DANIEL J ,  SAMPATH PAVITHRA ,  PFAENDER KIRK ,  AKDEMIR KAHRAMAN D ,  GUR ARIEL

IPC: G06F1/08 ,  G06F1/32

Abstract: Eine integrierte Schaltung eines Aspekts umfasst eine Leistungssteuerungseinheit mit einer Schnittstelle zum Empfangen einer Anzeige, dass ein oder mehrere Befehle eines ersten Typs durch einen Kern durchzuführen sind. Die Leistungssteuerungseinheit hat auch Logik zum Steuern einer maximalen Taktfrequenz für den Kern basierend auf der Anzeige, dass die Befehle des ersten Typs durch den Kern durchzuführen sind.

公开(公告)号：DE102021124514A1

公开(公告)日：2022-05-25

申请号：DE102021124514

申请日：2021-09-22

Applicant: INTEL CORP

Inventor： MULLA DEAN ,  KAM TIMOTHY ,  CHEMUDUPATI SURESH ,  DEHAEMER ERIC ,  SISTLA KRISHNAKANTH ,  DAS RIPAN ,  BANSAL YOGESH ,  HERDRICH ANDREW ,  VARMA ANKUSH ,  SHAPIRA DORIT ,  HAIDER NAZAR ,  GUPTA NIKHIL ,  SAMPATH PAVITHRA ,  KANDULA PHANI KUMAR ,  PARIKH RUPAL ,  VENUGOPAL SHRUTHI ,  WANG STEPHEN ,  HAAKE STEPHEN ,  SEWANI AMAN ,  PURANDARE ADWAIT ,  GUPTA UJJWAL ,  BALIGAR NIKETHAN SHIVANAND ,  GARG VIVEK ,  TULANOWSKI MICHAEL ,  PALIT NILANJAN ,  CHEN STANLEY

IPC: G06F1/32

Abstract: Eine Architektur für hierarchische Leistungsverwaltung (HPM, hierarchical power management) berücksichtigt die Grenzen der Skalierung auf einer Leistungsverwaltungssteuerung sowie die Autonomie an jedem Die und stellt eine vereinheitlichte Ansicht des Package für eine Plattform bereit. Auf einfachster Ebene weist die HPM-Architektur eine Supervisor- und eine oder mehrere Supervisand-Leistungsverwaltungseinheiten (PMUs) auf, die über mindestens zwei unterschiedliche Kommunikations-Fabrics kommunizieren. Jede PMU kann sich wie ein Supervisor für eine Anzahl von Supervisand-PMUs in einer bestimmten Domäne verhalten. HPM adressiert diese Bedürfnisse für Produkte, die eine Sammlung von Dies mit variierenden Leistungs- und Wärmeverwaltungsfähigkeiten und -bedürfnissen umfassen. HPM dient als ein vereinheitlichter Mechanismus, der eine Sammlung von Dies mit variierender Fähigkeit und Funktion überspannen kann, die zusammen ein traditionelles Ein-Chip-System (SoC) bilden. HPM stellt eine Basis zum Verwalten von Leistung und Temperatur über einen Satz unterschiedlicher Dies hinweg bereit.