公开(公告)号：AU2019380236A1

公开(公告)日：2021-01-28

申请号：AU2019380236

申请日：2019-10-18

Applicant: INTEL CORP

Inventor： RAGLAND DANIEL J ,  THERIEN GUY M ,  VARMA ANKUSH ,  DEHAEMER ERIC J ,  MAYO DAVID T ,  GUR ARIEL ,  BEN-RAPHAEL YOAV ,  SECONI MARK P

IPC: G06F9/52 ,  G06F1/28 ,  G06F9/50 ,  G06F13/20

Abstract: In one embodiment, a processor includes: a plurality of cores each comprising a multi-threaded core to concurrently execute a plurality of threads; and a control circuit to concurrently enable at least one of the plurality of cores to operate in a single-threaded mode and at least one other of the plurality of cores to operate in a multi-threaded mode. Other embodiments are described and claimed.

公开(公告)号：DE112018006793T5

公开(公告)日：2020-11-12

申请号：DE112018006793

申请日：2018-12-08

Applicant: INTEL CORP

Inventor： AL-RAWI ASMA ,  ARDANAZ FREDERICO ,  EASTEP JONATHAN M ,  GUPTA NIKHIL ,  VARMA ANKUSH ,  SISTLA KRISHNAKANTH V ,  STEINER IAN M

IPC: G06F1/32 ,  G06F9/50

Abstract: Verschiedene Ausführungsformen weisen das Priorisieren von Frequenzzuteilungen in Rechenvorrichtungen mit Wärme- oder Energiebegrenzung auf. Computerelementen können „Gewichtungen“ basierend auf ihren Prioritäten zugewiesen werden. Die Computerelemente mit höheren Gewichtungen können höhere Frequenzzuteilungen erhalten, um zu gewährleisten, dass sie bei der Verarbeitung schneller Priorität erhalten. Die Computerelemente mit geringeren Gewichtungen können geringere Frequenzzuteilungen erhalten und eine Verlangsamung bei ihrer Verarbeitung erfahren. Elemente mit derselben Gewichtung können zum Zweck der Frequenzzuteilung zueinander gruppiert werden.

公开(公告)号：DE112017003032T5

公开(公告)日：2019-03-28

申请号：DE112017003032

申请日：2017-05-15

Applicant: INTEL CORP

Inventor： GENDLER ALEXANDER ,  ROTEM EFRAIM ,  ROSENZWEIG NIR ,  SISTLA KRISHNAKANTH V ,  CHOUBAL ASHISH V ,  VARMA ANKUSH

IPC: G06F1/32

Abstract: Vorrichtungen, Verfahren und ein Speichermedium in Zusammenhang mit einer Stromsteuerung für einen Mehrkernprozessor werden hierin offenbart. In Ausführungsformen kann ein Mehrkernprozessor mehrere analoge Stromkomparatoren aufweisen, wobei jeder analoge Stromkomparator eine Stromnutzung durch einen entsprechenden der Kerne des Mehrkernprozessors messen soll. Der Mehrkernprozessor kann einen oder mehrere Prozessoren, Vorrichtungen und/oder Schaltungen aufweisen, um zu bewirken, dass sich die Kerne basierend auf Messungen der jeweiligen analogen Stromkomparatoren individuell drosseln. In einigen Ausführungsformen kann eine Speichervorrichtung des Mehrkernprozessors ausführbare Anweisungen speichern, die derart ausführbar sind, dass mehrere Mittel zum Leistungsmanagement bedient werden, um zu bestimmen, ob jeweils basierend auf mehreren Historien der Strommessungen der Kerne Drosselanforderungen gesendet werden sollen.

公开(公告)号：GB2512745A

公开(公告)日：2014-10-08

申请号：GB201404613

申请日：2014-03-14

Applicant: INTEL CORP

Inventor： VARMA ANKUSH ,  STEINBRECHER ROBIN A ,  SMITH SUSAN F ,  AHUJA SANDEEP ,  GARG VIVEK ,  THOMAS TESSIL ,  SISTLA KRISHNAKANTH V ,  POIRIER CHRIS ,  ROWLAND MARTIN MARK T

IPC: G06F1/20 ,  G06F1/32

Abstract: A processor comprises a semiconductor chip having non-volatile storage circuitry. The storage circuitry has information identifying a maximum operational frequency of the processor at which the operation of the processor is guaranteed for an ambient temperature corresponding to an extreme thermal event. The maximum operational frequency may correspond to a maximum die temperature of the semiconductor chip. The processors operation may be guaranteed for a limited time, wherein this time is measured in hours or days. In another embodiment, the information may be used to determine performance states of the processor as a function of ambient temperature and a state of a cooling system where the processors operation is guaranteed.

公开(公告)号：DE102020127742A1

公开(公告)日：2021-05-27

申请号：DE102020127742

申请日：2020-10-21

Applicant: INTEL CORP

Inventor： DAI JIANWEI ,  PAWLOWSKI DAVID ,  PURANDARE ADWAIT ,  VARMA ANKUSH

IPC: G06F1/32

Abstract: Bei einer Ausführungsform weist ein Prozessor eine Vielzahl von Schaltkreisen geistigen Eigentums (Intellectual Property circuits, IP-Schaltkreisen) auf, die jeweils geeignet sind zum Ausführen von Befehlen und die einen lokalen Steuerschaltkreis aufweisen, um dem IP-Schaltkreis zu ermöglichen, auf einer Ebene oberhalb eines lokalen Strombudgets für den IP-Schaltkreis zu funktionieren, ausgenommen wenn der Prozessor einer globalen Verletzung unterliegt. Der Prozessor kann außerdem eine Leistungssteuereinheit aufweisen, die mit der Vielzahl von IP-Schaltkreisen verbunden ist. Die Leistungssteuereinheit kann einen Steuerschaltkreis aufweisen zum Empfangen von Anforderungsinformationen von der Vielzahl von IP-Schaltkreisen und zum Ermitteln, mindestens teilweise aufgrund der Anforderungsinformationen, dass der Prozessor der globalen Verletzung unterliegt, wenn ein globales Strombudget überschritten wird. Weitere Ausführungsformen werden beschrieben und beansprucht.

公开(公告)号：DE112018007545T5

公开(公告)日：2021-01-21

申请号：DE112018007545

申请日：2018-05-01

Applicant: INTEL CORP

Inventor： ROTEM EFRAIM ,  WEISSMANN ELIEZER ,  DEHAEMER ERIC ,  GENDLER ALEXANDER ,  SHULMAN NADAV ,  SISTLA KRISHNAKANTH ,  ROSENZWEIG NIR ,  VARMA ANKUSH ,  SZAPIRO ARIEL ,  ALBAHARI ARYE ,  MELAMED IDO ,  MISGAV NIR ,  GARG VIVEK ,  ANGEL NIMROD ,  PURANDARE ADWAIT ,  KOREM ELKANA

IPC: G06F1/32

Abstract: Es ist ein lokaler Energiesteuerungsarbiter zur Verbindung mit einer globalen Energiesteuerungseinheit einer Verarbeitungsplattform mit mehreren Verarbeitungseinheiten vorgesehen. Der lokale Energiesteuerungsarbiter steuert eine lokale Verarbeitungseinheit der Verarbeitungsplattform. Der lokale Energiesteuerungsarbiter weist eine Schnittstelle zum Empfangen, von der globalen Energiesteuerungseinheit, einer lokalen Leistungsgrenze, die der lokalen Verarbeitungseinheit abhängig von einer globalen Energiesteuerungsschätzung zugewiesen wird, und Verarbeitungsschaltungen auf, zum Bestimmen von jeglicher Änderung an einer oder mehr Verarbeitungsbedingungen, die in der lokalen Verarbeitungseinheit vorherrschen, in einer Zeitskala, welche kürzer als eine Dauer ist, für die die lokale Leistungsgrenze auf die lokale Verarbeitungseinheit durch die globale Energiesteuerungseinheit angewendet wird, und zum Auswählen einer Leistungsebene für die lokale Verarbeitungseinheit abhängig sowohl von der lokalen Leistungsgrenze als auch von der bestimmten Änderung, falls vorliegend, an den vorherrschenden Verarbeitungsbedingungen in der lokalen Verarbeitungseinheit.

公开(公告)号：DE102014003666B4

公开(公告)日：2019-08-01

申请号：DE102014003666

申请日：2014-03-14

Applicant: INTEL CORP

Inventor： VARMA ANKUSH ,  STEINBRECHER ROBIN A ,  SMITH SUSAN G ,  AHUJA SANDEEP ,  GARG VIVEK ,  THOMAS TESSIL ,  SISTLA KRISHNAKANTH V ,  POIRIER CHRIS ,  ROWLAND MARTIN MARK T

IPC: G06F1/32

Abstract: Prozessor, der Folgendes aufweist:einen Halbleiterchip, welcher eine nichtflüchtige Speicherschaltung aufweist,welche Daten aufweist, welche eine maximale Betriebsfrequenz des Prozessors identifizieren, bei welcher der Betrieb des Prozessors für eine Umgebungstemperatur und für eine begrenzte Zeit garantiert ist, wobei die Umgebungstemperatur einem extremen thermischen Ereignis entspricht, wobei das extreme thermische Ereignis einem Ausfall von einem oder mehreren Gebläse entspricht, und wobei die maximale Betriebsfrequenz des Prozessors eine zugehörige Zeitgrenze aufweist, wobei der Prozessor ausgebildet ist, die Betriebsfrequenz automatisch zu verringern, wenn sich das extreme thermische Ereignis der Zeitgrenze nähert.

公开(公告)号：DE102018004726A1

公开(公告)日：2018-12-20

申请号：DE102018004726

申请日：2018-06-13

Applicant: INTEL CORP

Inventor： VARMA ANKUSH ,  GUPTA NIKHIL ,  SISTLA KRISHNAKANTH V ,  GOUGH COREY D ,  SRINIVASAN VASUDEVAN ,  WEISSMANN ELIEZER ,  GUNTHER STEPHEN H ,  GORBATOV EUGENE ,  FENGER RUSSELL J ,  THERIEN GUY M

IPC: G06F9/50

Abstract: Ausführungsformen von Prozessoren, Verfahren und Systemen zum dynamischen Ausschalten und Einschalten von Prozessorkernen werden beschrieben. In einer Ausführungsform beinhaltet ein Prozessor mehrere Kerne, einen Kernstatus-Speicherort und einen Kern-Tracker. Kernstatusinformationen für mindestens einen der mehreren Kerne werden am Kernstatus-Speicherort gespeichert. Die Kernstatusinformationen beinhalten einen Kernzustand, der durch einen Software-Scheduler verwendet wird. Der Kernzustand ist einer von mehreren Kernzustandswerten, einschließlich eines Eingeschaltet-Wertes, eines Ausschaltanfrage-Wertes und eines Ausgeschaltet-Wertes. Der Kern-Tracker verfolgt die Nutzung des mindestens einen Kerns und ändert den Kernzustand vom Eingeschaltet-Wert zum Ausschaltanfrage-Wert als Reaktion auf das Bestimmen, dass die Nutzung eine vorbestimmte Schwelle erreicht hat.

公开(公告)号：DE102014003666A1

公开(公告)日：2014-09-18

申请号：DE102014003666

申请日：2014-03-14

Applicant: INTEL CORP

Inventor： VARMA ANKUSH ,  STEINBRECHER ROBIN A ,  SMITH SUSAN G ,  AHUJA SANDEEP ,  GARG VIVEK ,  THOMAS TESSIL ,  SISTLA KRISHNAKANTH V ,  POIRIER CHRIS ,  ROWLAND MARTIN MARK T

IPC: G06F1/32

Abstract: Es wird ein Prozessor beschrieben, welcher einen Halbleiterchip aufweist, der eine nichtflüchtige Speicherschaltung aufweist. Die nichtflüchtige Speicherschaltung weist Daten auf, welche eine maximale Betriebsfrequenz des Prozessors identifizieren, bei welcher der Betrieb des Prozessors für eine Umgebungstemperatur garantiert ist, die einem extremen thermischen Ereignis entspricht.

公开(公告)号：DE112017006568T5

公开(公告)日：2019-10-10

申请号：DE112017006568

申请日：2017-02-24

Applicant: INTEL CORP

Inventor： SRINIVASAN VASUDEVAN ,  SISTLA KRISHNAKANTH V ,  GOUGH COREY D ,  STEINER IAN M ,  GUPTA NIKHIL ,  GARG VIVEK ,  VARMA ANKUSH ,  VORA SUJAL A ,  LERNER DAVID P ,  SULLIVAN JOSEPH M ,  GURUMOORTHY NAGASUBRAMANIAN ,  BOWHILL WILLIAM J ,  RAMAMURTHY VENKATESH ,  MACNAMARA CHRIS ,  BROWNE JOHN J ,  DAS RIPAN

IPC: G06F1/32 ,  G06F1/08 ,  G06F9/50

Abstract: Eine Verarbeitungsvorrichtung umfasst eine Vielzahl von Verarbeitungskernen, ein Steuerregister, das mit einem ersten Verarbeitungskern der Vielzahl von Verarbeitungskernen assoziiert ist, um einen ersten Basistaktfrequenzwert zu speichern, auf dem der erste Verarbeitungskern zu laufen hat, und eine Energieverwaltungsschaltung, um eine Basistaktfrequenzanforderung zu empfangen, die einen zweiten Basistaktfrequenzwert umfasst, den zweiten Basistaktfrequenzwert in dem Steuerregister zu speichern, um zu bewirken, dass der erste Verarbeitungskern auf dem zweiten Basistaktfrequenzwert läuft, und den zweiten Basistaktfrequenzwert auf einer Hardware-Schnittstelle zu exponieren, die mit der Energieverwaltungsschaltung assoziiert ist.