公开(公告)号：SG10201609844SA

公开(公告)日：2017-07-28

申请号：SG10201609844S

申请日：2016-11-23

Applicant: INTEL CORP

Inventor： RAMAMURTHY VENKATESH ,  DAS RIPAN

公开(公告)号：WO2014004035A3

公开(公告)日：2014-03-13

申请号：PCT/US2013044587

申请日：2013-06-06

Applicant: INTEL CORP ,  DAS RIPAN ,  GURUMOORTHY NAGASUBRAMANIAN ,  KEATES ANDY

Inventor： DAS RIPAN ,  GURUMOORTHY NAGASUBRAMANIAN ,  KEATES ANDY

IPC: H02J7/04 ,  H02J7/00 ,  H02J13/00

CPC classification number: H02J7/045 ,  H02J7/041

Abstract: A method and system for applying a multi-rate charge to a battery are included herein. The method includes detecting a plurality of predetermined electrical measurements and a plurality of predetermined charge currents. The method also includes detecting an electrical measurement of the battery. Additionally, the method includes selecting a charge current from the plurality of predetermined charge currents to be applied to the battery based on the electrical measurement of the battery and the plurality of predetermined electrical measurements. Furthermore, the method includes applying the charge current to the battery. The method also includes detecting a plurality of subsequent electrical measurements of the battery. In addition, the method includes applying a plurality of subsequent charge currents to the battery based on the plurality of subsequent electrical measurements of the battery and the plurality of predetermined charge currents.

Abstract translation: 这里包括用于将多速率电荷施加到电池的方法和系统。 该方法包括检测多个预定电测量和多个预定充电电流。 该方法还包括检测电池的电测量。 此外，该方法包括基于电池的电测量和多个预定电测量从多个预定充电电流中选择要施加到电池的充电电流。 此外，该方法包括将充电电流施加到电池。 该方法还包括检测电池的多个后续电测量。 此外，该方法包括基于电池的多次后续电测量和多个预定充电电流向电池施加多个随后的充电电流。

公开(公告)号：DE112017006568T5

公开(公告)日：2019-10-10

申请号：DE112017006568

申请日：2017-02-24

Applicant: INTEL CORP

Inventor： SRINIVASAN VASUDEVAN ,  SISTLA KRISHNAKANTH V ,  GOUGH COREY D ,  STEINER IAN M ,  GUPTA NIKHIL ,  GARG VIVEK ,  VARMA ANKUSH ,  VORA SUJAL A ,  LERNER DAVID P ,  SULLIVAN JOSEPH M ,  GURUMOORTHY NAGASUBRAMANIAN ,  BOWHILL WILLIAM J ,  RAMAMURTHY VENKATESH ,  MACNAMARA CHRIS ,  BROWNE JOHN J ,  DAS RIPAN

IPC: G06F1/32 ,  G06F1/08 ,  G06F9/50

Abstract: Eine Verarbeitungsvorrichtung umfasst eine Vielzahl von Verarbeitungskernen, ein Steuerregister, das mit einem ersten Verarbeitungskern der Vielzahl von Verarbeitungskernen assoziiert ist, um einen ersten Basistaktfrequenzwert zu speichern, auf dem der erste Verarbeitungskern zu laufen hat, und eine Energieverwaltungsschaltung, um eine Basistaktfrequenzanforderung zu empfangen, die einen zweiten Basistaktfrequenzwert umfasst, den zweiten Basistaktfrequenzwert in dem Steuerregister zu speichern, um zu bewirken, dass der erste Verarbeitungskern auf dem zweiten Basistaktfrequenzwert läuft, und den zweiten Basistaktfrequenzwert auf einer Hardware-Schnittstelle zu exponieren, die mit der Energieverwaltungsschaltung assoziiert ist.

公开(公告)号：DE102021124514A1

公开(公告)日：2022-05-25

申请号：DE102021124514

申请日：2021-09-22

Applicant: INTEL CORP

Inventor： MULLA DEAN ,  KAM TIMOTHY ,  CHEMUDUPATI SURESH ,  DEHAEMER ERIC ,  SISTLA KRISHNAKANTH ,  DAS RIPAN ,  BANSAL YOGESH ,  HERDRICH ANDREW ,  VARMA ANKUSH ,  SHAPIRA DORIT ,  HAIDER NAZAR ,  GUPTA NIKHIL ,  SAMPATH PAVITHRA ,  KANDULA PHANI KUMAR ,  PARIKH RUPAL ,  VENUGOPAL SHRUTHI ,  WANG STEPHEN ,  HAAKE STEPHEN ,  SEWANI AMAN ,  PURANDARE ADWAIT ,  GUPTA UJJWAL ,  BALIGAR NIKETHAN SHIVANAND ,  GARG VIVEK ,  TULANOWSKI MICHAEL ,  PALIT NILANJAN ,  CHEN STANLEY

IPC: G06F1/32

Abstract: Eine Architektur für hierarchische Leistungsverwaltung (HPM, hierarchical power management) berücksichtigt die Grenzen der Skalierung auf einer Leistungsverwaltungssteuerung sowie die Autonomie an jedem Die und stellt eine vereinheitlichte Ansicht des Package für eine Plattform bereit. Auf einfachster Ebene weist die HPM-Architektur eine Supervisor- und eine oder mehrere Supervisand-Leistungsverwaltungseinheiten (PMUs) auf, die über mindestens zwei unterschiedliche Kommunikations-Fabrics kommunizieren. Jede PMU kann sich wie ein Supervisor für eine Anzahl von Supervisand-PMUs in einer bestimmten Domäne verhalten. HPM adressiert diese Bedürfnisse für Produkte, die eine Sammlung von Dies mit variierenden Leistungs- und Wärmeverwaltungsfähigkeiten und -bedürfnissen umfassen. HPM dient als ein vereinheitlichter Mechanismus, der eine Sammlung von Dies mit variierender Fähigkeit und Funktion überspannen kann, die zusammen ein traditionelles Ein-Chip-System (SoC) bilden. HPM stellt eine Basis zum Verwalten von Leistung und Temperatur über einen Satz unterschiedlicher Dies hinweg bereit.

公开(公告)号：DE112013003192T5

公开(公告)日：2015-05-07

申请号：DE112013003192

申请日：2013-06-06

Applicant: INTEL CORP

Inventor： DAS RIPAN ,  GURU-MOORTHY NAGASUBRAMANIAN ,  KEATES ANDY

IPC: H02J7/04 ,  H02J7/00 ,  H02J13/00

Abstract: Hierin ist ein Verfahren und System zum Anwenden einer Mehrratenladung (engl. multi-rate charge) auf eine Batterie einbezogen. Das Verfahren beinhaltet das Ermitteln mehrerer vorbestimmter elektrischer Messgrößen und mehrerer vorbestimmter Ladeströme. Das Verfahren beinhaltet auch das Ermitteln einer elektrischen Messgröße der Batterie. Außerdem beinhaltet das Verfahren das Auswählen eines Ladestroms, auf Grundlage der elektrischen Messgröße der Batterie und der mehreren vorbestimmten elektrischen Messgrößen, aus den mehreren vorbestimmten Ladeströmen, der auf die Batterie anzuwenden ist. Zudem beinhaltet das Verfahren das Anwenden des Ladestroms auf die Batterie. Das Verfahren beinhaltet auch das Ermitteln mehrerer nachfolgender elektrischer Messgrößen der Batterie. Außerdem beinhaltet das Verfahren das Anwenden, auf Grundlage der mehreren nachfolgenden elektrischen Messgrößen der Batterie und der mehreren vorbestimmten Ladeströme, mehrerer nachfolgender Ladeströme auf die Batterie.