公开(公告)号：KR20200135165A

公开(公告)日：2020-12-02

申请号：KR20200048038

申请日：2020-04-21

Applicant: INTEL CORP

Inventor： COLLINS ANDREW ,  SHARAN SUJIT ,  XIE JIANYONG

IPC: H01L23/538 ,  H01L23/48

Abstract: 본명세서의실시예들은, 제1 측면및 3개이상의다이와결합하기위해제1 측면에대향하는제2 측면을포함하는, 다이들에대한인터커넥트허브를위한시스템들, 장치들, 또는프로세스들에관한것이며, 제2 측면은 3개이상의다이중 적어도하나의다이를 3개이상의다이중 다른다이에전기적으로결합하여, 적어도, 3개이상의다이의서브세트간의데이터전송을용이하게하기위한복수의전기적결합을포함한다. 3개이상의다이는타일형다이들일수 있다.

公开(公告)号：WO2005034214A3

公开(公告)日：2005-06-16

申请号：PCT/US2004032458

申请日：2004-09-29

Applicant: INTEL CORP ,  SHARAN SUJIT ,  DEBONIS THOMAS

Inventor： SHARAN SUJIT ,  DEBONIS THOMAS

IPC: H01L21/301 ,  H01L21/304 ,  H01L21/78 ,  H05K3/00 ,  H05K3/28

CPC classification number: H05K3/0029 ,  H01L21/3043 ,  H01L21/78 ,  H05K3/0052 ,  H05K2201/10977 ,  H05K2203/0769 ,  H05K2203/1383

Abstract: A method including forming a chemically soluble coating on a plurality exposed contacts on a surface of a circuit substrate; scribing the surface of the substrate along scribe areas; and after scribing, removing a portion of the coating. A method including forming a circuit structure comprises a plurality of exposed contacts on a surface, a location of the exposed contacts defined by a plurality of scribe streets; forming a coating comprising a chemically soluble material on the exposed contacts; scribing the surface of the substrate along the scribe streets; and after scribing, removing the coating. A method including coating a surface of a circuit substrate comprising a plurality of exposed contacts with a chemically soluble material; scribing the surface of the substrate along scribe areas; removing the coating; and sawing the substrate in the scribe areas.

Abstract translation: 一种方法，包括在电路基板的表面上的多个暴露的触点上形成化学上可溶的涂层; 沿着划线区域刻划基板的表面; 并且在划线之后，除去涂层的一部分。 包括形成电路结构的方法包括在表面上的多个暴露的触点，由多个划线条限定的暴露的触点的位置; 在暴露的触点上形成包含化学溶解材料的涂层; 沿着抄写街道刻划基板的表面; 并在划线后，去除涂层。 一种方法，包括用化学溶解的材料涂覆包括多个暴露的接触的电路基板的表面; 沿着划线区域刻划基板的表面; 去除涂层; 并在划片区域锯切基材。

公开(公告)号：BRPI1014755A2

公开(公告)日：2016-04-19

申请号：BRPI1014755

申请日：2010-03-11

Applicant: INTEL CORP

Inventor： ALEKSOV ALEKSANDAR ,  CHIU CHIA-PIN ,  BRAUNISCH HENNING ,  AU HINMENT ,  SWAN JOHANNA M ,  LOTZ STEFANIE M ,  SHARAN SUJIT

IPC: H01L23/48

公开(公告)号：GB2503599A

公开(公告)日：2014-01-01

申请号：GB201317126

申请日：2010-03-11

Applicant: INTEL CORP

Inventor： BRAUNISCH HENNING ,  CHIU CHIA-PIN ,  ALEKSOV ALEKSANDAR ,  AU HINMENT ,  LOTZ STEFANIE M ,  SWAN JOHANNA M ,  SHARAN SUJIT

IPC: H01L25/065 ,  H01L23/12 ,  H01L23/538

Abstract: A multi-chip package includes a substrate 110 having a first side 111, an opposing second side 112, and a third side 213 that extends from the first side 111 to the second side 112, a first die 120 attached to the first side of the substrate 111 and a second die 130 attached to the first side of the substrate 111, and a bridge 140 adjacent to the third side of the substrate 213 and attached to the first die 120 and to the second die 130, where no portion of the substrate 110 is underneath the bridge and where the bridge creates a connection between the first die 120 and the second die 130. Also disclosed is a method of providing die-to-die interconnects comprising attaching first and second dies to a carrier, attaching a bridge to the first and second dies and attaching the first and second dies to a substrate. Also disclosed is a multi-chip package where the bridge is provided between the first and second dies and the first side 111 of the substrate. Further disclosed is a multi-chip package where the first and second dies are connected to the substrate by flip-chip connections where the second die is also attached to the first die by a flip chip connection; where a further embodiment discloses a third die flip-chip connected to the substrate and second die, where the second die connects the first die to the third.

公开(公告)号：GB2483387A

公开(公告)日：2012-03-07

申请号：GB201119496

申请日：2010-03-11

Applicant: INTEL CORP

Inventor： BRAUNISCH HENNING ,  CHIU CHIA-PIN ,  ALEKSOV ALEKSANDAR ,  AU HINMENT ,  LOTZ STEFANIE M ,  SWAN JOHANNA M ,  SHARAN SUJIT

IPC: H01L23/538 ,  H01L23/13

Abstract: A multi-chip package includes a substrate (110) having a first side (111), an opposing second side (112), and a third side (213) that extends from the first side to the second side, a first die (120) attached to the first side of the substrate and a second die (130) attached to the first side of the substrate, and a bridge (140) adjacent to the third side of the substrate and attached to the first die and to the second die. No portion of the substrate is underneath the bridge. The bridge creates a connection between the first die and the second die. Alternatively, the bridge may be disposed in a cavity (615, 915) in the substrate or between the substrate and a die layer (750). The bridge may constitute an active die and may be attached to the substrate using wirebonds (241, 841, 1141, 1541).

公开(公告)号：DE102020119520A1

公开(公告)日：2021-02-11

申请号：DE102020119520

申请日：2020-07-23

Applicant: INTEL CORP

Inventor： WANG LIJIANG ,  XIE JIANYONG ,  SHARAN SUJIT ,  SANKMAN ROBERT L

IPC: H01L23/50 ,  H01L21/60 ,  H01L25/065

Abstract: Eine elektronische Vorrichtung und assoziierte Verfahren sind offenbart. Bei einem Beispiel beinhaltet die elektronische Vorrichtung einen Artikel, mit einem Substrat, einem Halbleiter-Die darauf, einem an dem Substrat angebrachtem Routing-Träger und einem Übertragungspfad, der elektrisch mit dem Halbleiter-Die und dem Substrat verbunden ist, wobei der Übertragungspfad durch den Routing-Träger verläuft. Bei ausgewählten Beispielen wird der Artikel durch Herstellen eines Substrats, Anbringen eines Halbleiter-Die an dem Substrat, Fertigen eines Routing-Trägers, der einen Übertragungspfad umfasst, und Integrieren des Routing-Trägers in das Substrat gefertigt.

公开(公告)号：DE112015007070T5

公开(公告)日：2018-09-13

申请号：DE112015007070

申请日：2015-10-29

Applicant: INTEL CORP

Inventor： KIM DAE-WOO ,  SHARAN SUJIT ,  AGRAHARAM SAIRAM

IPC: H01L23/12 ,  H01L23/48

Abstract: Beschrieben werden metallfreie Rahmengestaltungen für Siliziumbrücken für Halbleitergehäuse und die resultierenden Siliziumbrücken und Halbleitergehäuse. In einem Beispiel weist eine Halbleiterstruktur ein Substrat mit einer darauf angeordneten Isolationsschicht auf, wobei das Substrat einen Umfang hat. Eine Metallisierungsstruktur ist auf der Isolationsschicht angeordnet, wobei die Metallisierungsstruktur eine Leiterbahnführung aufweist, die in einem dielektrischen Materialstapel angeordnet ist. Ein erster metallischer Schutzring ist im dielektrischen Materialstapel angeordnet und umgibt die Leiterbahnführung. Ein zweiter metallischer Schutzring ist im dielektrischen Materialstapel angeordnet und umgibt den ersten metallischen Schutzring. Eine metallfreie Region des dielektrischen Materialstapels umgibt den zweiten metallischen Schutzring. Die metallfreie Region ist dem zweiten metallischen Schutzring benachbart und dem Umfang des Substrats benachbart angeordnet.

公开(公告)号：GB2507702B

公开(公告)日：2014-08-27

申请号：GB201403118

申请日：2010-03-11

Applicant: INTEL CORP

Inventor： BRAUNISCH HENNING ,  CHIU CHIA-PIN ,  ALEKSOV ALEKSANDAR ,  AU HINMENT ,  LOTZ STEFANIE M ,  SWAN JOHANNA M ,  SHARAN SUJIT

IPC: H01L25/065

Abstract: A multi-chip package includes a substrate (110) having a first side (111), an opposing second side (112), and a third side (213) that extends from the first side to the second side, a first die (120) attached to the first side of the substrate and a second die (130) attached to the first side of the substrate, and a bridge (140) adjacent to the third side of the substrate and attached to the first die and to the second die. No portion of the substrate is underneath the bridge. The bridge creates a connection between the first die and the second die. Alternatively, the bridge may be disposed in a cavity (615, 915) in the substrate or between the substrate and a die layer (750). The bridge may constitute an active die and may be attached to the substrate using wirebonds (241, 841, 1141, 1541).

公开(公告)号：GB2507703B

公开(公告)日：2014-06-25

申请号：GB201403119

申请日：2010-03-11

Applicant: INTEL CORP

Inventor： BRAUNISCH HENNING ,  CHIU CHIA-PIN ,  ALEKSOV ALEKSANDAR ,  AU HINMENT ,  LOTZ STEFANIE M ,  SWAN JOHANNA M ,  SHARAN SUJIT

IPC: H01L25/065

Abstract: A multi-chip package includes a substrate (110) having a first side (111), an opposing second side (112), and a third side (213) that extends from the first side to the second side, a first die (120) attached to the first side of the substrate and a second die (130) attached to the first side of the substrate, and a bridge (140) adjacent to the third side of the substrate and attached to the first die and to the second die. No portion of the substrate is underneath the bridge. The bridge creates a connection between the first die and the second die. Alternatively, the bridge may be disposed in a cavity (615, 915) in the substrate or between the substrate and a die layer (750). The bridge may constitute an active die and may be attached to the substrate using wirebonds (241, 841, 1141, 1541).

公开(公告)号：DE102020133728A1

公开(公告)日：2021-09-09

申请号：DE102020133728

申请日：2020-12-16

Applicant: INTEL CORP

Inventor： XIE JIANYONG ,  SHARAN SUJIT ,  CHEN HUANG-TA

IPC: H01L23/538 ,  H01L23/498 ,  H01L25/065

Abstract: Die hierin offenbarten Ausführungsbeispiele umfassen elektronische Packages mit einer Brücke, die verbesserte Leistungslieferungsarchitekturen umfassen. Bei einem Ausführungsbeispiel umfasst eine Brücke ein Substrat und einen Routing-Stapel über dem Substrat. Bei einem Ausführungsbeispiel umfasst der Routing-Stapel erste Routing-Schichten, wobei einzelne der ersten Routing-Schichten eine erste Dicke aufweisen, und eine zweite Routing-Schicht, wobei die zweite Routing-Schicht eine zweite Dicke aufweist, die größer als die erste Dicke ist.