中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

64 records (took 0.021 seconds)

    WIRELESS CHARGING SYSTEM
    2.
    发明公开
    WIRELESS CHARGING SYSTEM 审中-公开
    无线充电系统

    公开(公告)号：EP2932579A4

    公开(公告)日：2016-12-28

    申请号：EP13866087

    申请日：2013-06-28

    Applicant: INTEL CORP

    Inventor： DOYLE BRIAN S ,  ALEKSOV ALEKSANDAR ,  MAHAJAN RAVINDRANATH V

    IPC: H02J7/00 ,  H02J50/10 ,  H02J50/12

    CPC classification number: H02J7/0004 ,  H02J7/0013 ,  H02J7/0042 ,  H02J7/0044 ,  H02J7/025 ,  H02J50/00 ,  H02J50/10 ,  H02J50/12 ,  H02J50/40 ,  H02J50/70 ,  H02J50/80 ,  Y02B40/90 ,  Y02E60/12

    Abstract: A wireless charging system includes a microelectronic package (110) containing a system on chip (120) (an SoC), an energy transfer unit (140), and a software protocol (127). The SoC includes a processing device (121), a memory device (122) coupled to the processing device, and a communications device (123) coupled to the processing device and the memory device. The communications device is capable of communicating wirelessly with an external electronic device (130). The energy transfer unit is capable of transferring energy to the external electronic device. The software protocol is implemented in the memory device and is capable of detecting a charging profile of the external electronic device and capable of adjusting a parameter of the energy transfer unit according to a requirement of the charging profile.

    Abstract translation: 一种无线充电系统包括一个包含片上系统（120）（SoC），能量传输单元（140）和软件协议（127）的微电子封装（110）。 SoC包括处理设备（121），耦合到处理设备的存储设备（122）和耦合到处理设备和存储设备的通信设备（123）。 通信设备能够与外部电子设备（130）进行无线通信。 能量传递单元能够将能量传递到外部电子设备。 软件协议在存储装置中实现，能够检测外部电子装置的充电曲线，并且能够根据充电曲线的要求调整能量转移单元的参数。

    COMPLEMENTARY TUNNELING FET DEVICES AND METHOD FOR FORMING THE SAME
    5.
    发明公开
    COMPLEMENTARY TUNNELING FET DEVICES AND METHOD FOR FORMING THE SAME 审中-公开
    FET-VORTHHTUNGEN MITKOMPLEMENTÄRERTUNNELUNG UND VERFAHREN ZUR HERSTELLUNG DAVON

    公开(公告)号：EP3087611A4

    公开(公告)日：2017-05-17

    申请号：EP13900285

    申请日：2013-12-26

    Applicant: INTEL CORP

    Inventor： ALEKSOV ALEKSANDAR

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/267 ,  H01L29/739

    CPC classification number: H01L29/66977 ,  H01L21/8258 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/42392 ,  H01L29/7391 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7869 ,  H01L51/0036 ,  H01L51/0037 ,  H01L51/0038 ,  H01L51/0078 ,  H01L51/0533 ,  H01L51/0554 ,  H01L51/0562

    Abstract: Described is an apparatus forming complementary tunneling field effect transistors (TFETs) using oxide and/or organic semiconductor material. One type of TFET comprises: a substrate; a doped first region, formed above the substrate, having p-type material selected from a group consisting of Group III-V, IV-IV, and IV of a periodic table; a doped second region, formed above the substrate, having transparent oxide n-type semiconductor material; and a gate stack coupled to the doped first and second regions. Another type of TFET comprises: a substrate; a doped first region, formed above the substrate, having p-type organic semiconductor material; a doped second region, formed above the substrate, having n-type oxide semiconductor material; and a gate stack coupled to the doped source and drain regions. In another example, TFET is made using organic only semiconductor materials for active regions.

    Abstract translation: 描述了使用氧化物和/或有机半导体材料形成互补隧穿场效应晶体管（TFET）的装置。 一种类型的TFET包括：衬底; 形成在衬底上方的掺杂第一区域，其具有选自元素周期表的III-V族，IV-IV族和IV族的p-型材料; 掺杂的第二区域，形成在所述衬底上方，具有透明氧化物n型半导体材料; 以及耦合到掺杂的第一和第二区域的栅极叠层。 另一种类型的TFET包括：衬底; 形成在衬底上方的具有p型有机半导体材料的掺杂第一区域; 掺杂的第二区，形成在衬底上方，具有n型氧化物半导体材料; 以及耦合到掺杂的源极和漏极区域的栅极堆叠。 在另一个例子中，TFET使用有机半导体材料制作有源区域。

    KONDENSATOREN IN EINEM GLASSUBSTRAT
    7.
    发明专利
    KONDENSATOREN IN EINEM GLASSUBSTRAT 未知

    公开(公告)号：DE102022112392A1

    公开(公告)日：2022-12-22

    申请号：DE102022112392

    申请日：2022-05-17

    Applicant: INTEL CORP

    Inventor： KAMGAING TELESPHOR ,  STRONG VERONICA ,  PRABHU GAUNKAR NEELAM ,  ALEKSOV ALEKSANDAR ,  DOGIAMIS GEORGIOS C ,  TANAKA HIROKI

    IPC: H01G4/33 ,  H01L21/60 ,  H01L23/15 ,  H01L23/48 ,  H01L25/00 ,  H01L49/02

    Abstract: Die hier beschriebenen Ausführungsformen können sich auf Vorrichtungen, Verfahren und Techniken zur Herstellung von Kondensatoren an der Schnittstelle eines Glassubstrats beziehen. Bei diesen Kondensatoren kann es sich um dreidimensionale (3-D) Kondensatoren handeln, die mit Hilfe von Gräben innerhalb des Glaskerns des Substrats durch lasergestützte Ätztechniken hergestellt werden. Eine erste Elektrode kann auf dem Glas gebildet sein, einschließlich auf der Oberfläche von Gräben oder anderen in das Glas geätzten Merkmalen, gefolgt von einer Abscheidung eines dielektrischen Materials oder eines kapazitiven Materials. Anschließend kann eine zweite Elektrode auf dem dielektrischen Material gebildet werden. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.

    HIGH-DENSITY INTERCONNECTS FOR INTEGRATED CIRCUIT PACKAGES
    8.
    发明专利
    HIGH-DENSITY INTERCONNECTS FOR INTEGRATED CIRCUIT PACKAGES 未知

    公开(公告)号：SG10202007654YA

    公开(公告)日：2021-04-29

    申请号：SG10202007654Y

    申请日：2020-08-11

    Applicant: INTEL CORP

    Inventor： STRONG VERONICA ,  ALEKSOV ALEKSANDAR ,  BRAUNISCH HENNING ,  RAWLINGS BRANDON ,  SWAN JOHANNA ,  LIFF SHAWNA

    Abstract: An integrated circuit package may be formed including at least one die side integrated circuit device having an active surface electrically attached to an electronic interposer, wherein the at least one die side integrated circuit device is at least partially encased in a mold material layer and wherein a back surface of the at least one die side integrated circuit device is in substantially the same plane as an outer surface of the mold material layer. At least one stacked integrated circuit device may be electrically attached to the back surface of the at least one die side integrated circuit through an interconnection structure formed between the at least one die side integrated circuit device and the at least one stacked integrated circuit device.

    Anorganische piezoelektrische Materialien, die auf Fasern ausgebildet sind, und Anwendungen davon
    9.
    发明专利
    Anorganische piezoelektrische Materialien, die auf Fasern ausgebildet sind, und Anwendungen davon 未知

    公开(公告)号：DE112016006701T5

    公开(公告)日：2018-12-20

    申请号：DE112016006701

    申请日：2016-04-01

    Applicant: INTEL CORP

    Inventor： LIFF SHAWNA ,  EID FERAS ,  ALEKSOV ALEKSANDAR ,  OSTER SASHA ,  BICEN BARIS ,  SOUNART THOMAS ,  SWAN JOHANNA ,  RAO VALLURI R

    IPC: D06M17/00 ,  D03D1/00

    Abstract: Ausführungsformen der Erfindung weisen eine aktive Faser mit einer piezoelektrischen Schicht auf, die eine Kristallisationstemperatur aufweist, die größer als eine Schmelz- oder Ziehtemperatur der Faser ist, und Verfahren zum Bilden solcher aktiven Fasern. Gemäß einer Ausführungsform wird eine erste Elektrode über eine äußere Oberfläche einer Faser gebildet. Ausführungsformen können dann das Abscheiden einer ersten amorphen piezoelektrischen Schicht auf die erste Elektrode aufweisen. Danach kann die erste amorphe piezoelektrische Schicht mit einem gepulsten Laserglühprozess kristallisiert werden, um eine erste kristallisierte piezoelektrische Schicht zu bilden. In einer Ausführungsform kann der gepulste Laserglühprozess ein Belichten der ersten amorphen piezoelektrischen Schicht mit Strahlung von einem Excimer-Laser mit einer Energiedichte zwischen ungefähr 10 und 100 mJ/cmund einer Impulsbreite zwischen ungefähr 10 und 50 Nanosekunden beinhalten. Ausführungsformen können auch das Bilden einer zweiten Elektrode über einer äußeren Oberfläche der kristallisierten piezoelektrischen Schicht beinhalten.

    Gehäuseintegrierte Mikrokanäle
    10.
    发明专利
    Gehäuseintegrierte Mikrokanäle 未知

    公开(公告)号：DE112015006958T5

    公开(公告)日：2018-07-19

    申请号：DE112015006958

    申请日：2015-09-25

    Applicant: INTEL CORP

    Inventor： EID FERAS ,  ELSHERBINI ADEL A ,  BRAUNISCH HENNING ,  MEKONNEN YIDNEKACHEW ,  BHARATH KRISHNA ,  MANUSHAROW MATHEW J ,  ALEKSOV ALEKSANDAR ,  FRITZ NATHAN

    IPC: H01L23/12

    Abstract: Ausführungsformen der Erfindung weisen Gehäusesubstrate, die Mikrokanäle aufweisen, und Verfahren zur Herstellung solcher Gehäusesubstrate auf. In einer Ausführungsform kann das Gehäusesubstrat eine erste Gehäuseschicht aufweisen. In einigen Ausführungsformen kann eine untere Kanalwand über der ersten Gehäuseschicht gebildet sein. Ausführungsformen können auch eine Kanalseitenwand aufweisen, die in Kontakt mit der unteren Kanalwand gebildet ist. Eine organische dielektrische Schicht kann über der ersten Gehäuseschicht gebildet sein. Allerdings weisen Ausführungsformen ein Gehäusesubstrat auf, bei dem die dielektrische Schicht nicht innerhalb eines Umfangs der Kanalseitenwand vorhanden ist. Außerdem kann eine obere Kanalwand von der Kanalseitenwand gestützt werden. Gemäß einer Ausführungsform definieren die obere Kanalwand, die Kanalseitenwand und die untere Kanalwand einen Mikrokanal.

Patent Agency Ranking