公开(公告)号：DE102020133275A1

公开(公告)日：2021-06-24

申请号：DE102020133275

申请日：2020-12-14

Applicant: INTEL CORP

Inventor： GURRAM CHANDRA S ,  CHEN GANG Y ,  MAIYURAN SUBRAMANIAM ,  PAL SUPRATIM ,  GARG ASHUTOSH ,  PARRA JORGE E ,  STARKEY DARIN M ,  LUEH GUEI-YUAN ,  CHEN WEI-YU

IPC: G06F9/30

Abstract: Hier beschriebene Beispiele betreffen eine Software- und Hardwareoptimierung, wodurch Szenarien behandelt werden, bei denen ein Schreibvorgang in ein Register weniger als das gesamte Register betrifft. Ein Compiler erkennt Befehle, die Teilschreibvorgänge in dasselbe Register vornehmen, gruppiert diese Befehle und stellt Hardware Hinweise über das teilweise Schreiben bereit. Die Ausführungseinheit kombiniert die Ausgangsdaten für gruppierte Befehle und aktualisiert das Zielregister als Einzelschreibvorgang an Stelle mehrerer getrennter Teilschreibvorgänge.

公开(公告)号：EP3198404A4

公开(公告)日：2018-06-06

申请号：EP15843673

申请日：2015-09-10

Applicant: INTEL CORP

Inventor： MAIYURAN SUBRAMANIAM ,  STARKEY DARIN M

IPC: G06F9/38 ,  G06F15/80

CPC classification number: G06F9/3887 ,  G06F9/30054 ,  G06F9/30072 ,  G06F9/321 ,  G06F9/3851

Abstract: An apparatus and method for a SIMD unstructured branching. For example, one embodiment of a processor comprises: an execution unit having a plurality of channels to execute instructions; and a branch unit to process unstructured control flow instructions and to maintain a per channel count value for each channel, the branch unit to store instruction pointer tags for the unstructured control flow instructions in a memory and identify the instruction pointer tags using tag addresses, the branch unit to further enable and disable the channels based at least on the per channel count value.

公开(公告)号：EP3198405A4

公开(公告)日：2018-06-06

申请号：EP15844610

申请日：2015-09-10

Applicant: INTEL CORP

Inventor： MAIYURAN SUBRAMANIAM ,  STARKEY DARIN M ,  PIAZZA THOMAS A

IPC: G06F9/38 ,  G06F15/80

CPC classification number: G06F9/3887 ,  G06F8/443 ,  G06F8/452 ,  G06F9/30058 ,  G06F9/30061 ,  G06F9/30065 ,  G06F9/30076 ,  G06F9/30134 ,  G06F9/30163 ,  G06F9/325 ,  G06F9/3842 ,  G06F9/3851

Abstract: An apparatus and method for a SIMD structured branching. For example, one embodiment of a processor comprises: an execution unit having a plurality of channels to execute instructions; and a branch unit to process control flow instructions and to maintain a per channel count for each channel and a control instruction count for the control flow instructions, the branch unit to enable and disable the channels based at least on the per channel count.