公开(公告)号：DE102022112247A1

公开(公告)日：2022-12-22

申请号：DE102022112247

申请日：2022-05-16

Applicant: INTEL CORP

Inventor： STRONG VERONICA ,  ALEKSOV ALEKSANDAR ,  DOGIAMIS GEORGIOS ,  KAMGAING TELESPHOR ,  PRABHU GAUNKAR NEELAM

IPC: H01L23/498 ,  H01L21/60

Abstract: Hierin offenbarte Ausführungsbeispiele umfassen Package-Substrate und Verfahren zum Herstellen solcher Substrate. Bei einem Ausführungsbeispiel umfasst ein Package-Substrat einen Kern mit einer ersten Oberfläche und einer der zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt. Das Package-Substrat umfasst außerdem ein Via-Loch durch den Kern. Bei einem Ausführungsbeispiel umfasst das Via-Loch einen ersten Abschnitt, einen zweiten Abschnitt und einen perforierten Vorsprung zwischen dem ersten Abschnitt und dem zweiten Abschnitt. Bei einem Ausführungsbeispiel umfasst das Package-Substrat außerdem ein Via, das das Via-Loch füllt.

公开(公告)号：SG10202007807WA

公开(公告)日：2021-04-29

申请号：SG10202007807W

申请日：2020-08-14

Applicant: INTEL CORP

Inventor： ALEKSOV ALEKSANDAR ,  STRONG VERONICA ,  BRAUNISCH HENNING ,  RAWLINGS BRANDON ,  LIFF SHAWNA ,  SWAN JOHANNA

Abstract: An electronic interposer may be formed using organic material layers, while allowing for the fabrication of high density interconnects within the electronic interposer without the use of embedded silicon bridges. This is achieved by forming the electronic interposer in three sections, i.e. an upper section, a lower section and a middle section. The middle section may be formed between the upper section and the lower section, wherein a thickness of each layer of the middle section is thinner than a thickness of any of the layers of the upper section and the lower section, and wherein conductive routes within the middle section have a higher density than conductive routes within the upper section and the lower section.

公开(公告)号：DE102020122692A1

公开(公告)日：2021-03-18

申请号：DE102020122692

申请日：2020-08-31

Applicant: INTEL CORP

Inventor： ALEKSOV ALEKSANDAR ,  BRAUNISCH HENNING ,  LIFF SHAWNA ,  RAWLINGS BRANDON ,  STRONG VERONICA ,  SWAN JOHANNA

IPC: H01L23/538 ,  H01G4/40 ,  H01L25/065 ,  H01L27/01

Abstract: Ein elektronischer Interposer kann gebildet werden, der einen oberen Abschnitt, einen unteren Abschnitt und einen mittleren Abschnitt umfasst. Der obere Abschnitt und der untere Abschnitt können jeweils zwischen zwei und vier Schichten aufweisen, wobei jede Schicht eine organische Materialschicht und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst. Der mittlere Abschnitt kann zwischen dem oberen Abschnitt und dem unteren Abschnitt gebildet sein, wobei der mittlere Abschnitt bis zu acht Schichten umfasst, wobei jede Schicht ein organisches Material und wenigstens eine leitfähige Route umfasst, die wenigstens eine Leiterbahn und wenigstens einen leitfähigen Via umfasst, und wobei eine Dicke jeder Schicht des mittleren Abschnitts dünner als eine Dicke jeder der Schichten des oberen Abschnitts und dünner als eine Dicke jeder der Schichten des unteren Abschnitts ist.

公开(公告)号：DE102020122699A1

公开(公告)日：2021-03-18

申请号：DE102020122699

申请日：2020-08-31

Applicant: INTEL CORP

Inventor： STRONG VERONICA ,  ALEKSOV ALEKSANDAR ,  BRAUNISCH HENNING ,  RAWLINGS BRANDON ,  SWAN JOHANNA ,  LIFF SHAWNA

IPC: H01L23/538 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L25/065

Abstract: Ein Integrierter-Schaltkreis-Gehäuse kann gebildet werden, das Folgendes beinhaltet: wenigstens eine Die-seitige Integrierter-Schaltkreis-Vorrichtung mit einer aktiven Oberfläche, die elektrisch an einem elektrischen Interposer angebracht ist, wobei die wenigstens eine Die-seitige Integrierter-Schaltkreis-Vorrichtung wenigstens teilweise in einer Vergussmaterialschicht eingeschlossen ist und wobei eine hintere Oberfläche der wenigstens einen Die-seitigen Integrierter-Schaltkreis-Vorrichtung im Wesentlichen in der gleichen Ebene wie eine Außenoberfläche der Vergussmaterialschicht liegt. Wenigstens eine gestapelte Integrierter-Schaltkreis-Vorrichtung kann durch eine Zwischenverbindungsstruktur, die zwischen des wenigstens einen Die-seitigen integrierten Schaltkreises und der wenigstens einen gestapelten Integrierter-Schaltkreis-Vorrichtung gebildet ist, elektrisch an der hinteren Oberfläche des wenigstens einen Die-seitigen integrierten Schaltkreises angebracht sein.

公开(公告)号：DE112017008339T5

公开(公告)日：2020-09-10

申请号：DE112017008339

申请日：2017-12-30

Applicant: INTEL CORP

Inventor： RAWLINGS BRANDON M ,  ALEKSOV ALEKSANDAR ,  STRONG VERONICA

IPC: H01L25/065 ,  H01L23/485 ,  H01L23/498 ,  H01L23/538 ,  H01L25/07

Abstract: Ein Bauelement-Package und ein Verfahren zum Bilden eines Bauelement-Package sind beschrieben. Das Bauelement-Package umfasst ein Dielektrikum auf einer leitfähigen Anschlussfläche und ein erstes Via auf einem ersten Keim auf einer oberen Oberfläche der leitfähigen Anschlussfläche. Das Bauelement-Package umfasst ferner eine leitfähige Leiterbahn auf dem Dielektrikum und ein zweites Via auf einer zweiten Keimschicht auf dem Dielektrikum. Die leitfähige Leiterbahn ist mit dem ersten Via und dem zweiten Via verbunden, wobei das zweite Via mit einem Rand der leitfähigen Leiterbahn gegenüber dem ersten Via verbunden ist. Das Dielektrikum kann ein photoabbildbares Dielektrikum oder einen Aufbaufilm umfassen. Das Bauelement-Package kann auch einen Keim auf dem Dielektrikum umfassen, vor der leitfähigen Leiterbahn auf dem Dielektrikum, und ein zweites Dielektrikum auf dem Dielektrikum, die leitfähige Leiterbahn, und das erste und zweite Via, wobei das zweite Dielektrikum eine obere Oberfläche des zweiten Vias freilegt.

公开(公告)号：SG11202004703RA

公开(公告)日：2020-07-29

申请号：SG11202004703R

申请日：2017-12-30

Applicant: INTEL CORP

Inventor： RAWLINGS BRANDON ,  ALEKSOV ALEKSANDAR ,  STRONG VERONICA

IPC: H01L25/065 ,  H01L23/485 ,  H01L23/498 ,  H01L23/538 ,  H01L25/07

公开(公告)号：DE102022112392A1

公开(公告)日：2022-12-22

申请号：DE102022112392

申请日：2022-05-17

Applicant: INTEL CORP

Inventor： KAMGAING TELESPHOR ,  STRONG VERONICA ,  PRABHU GAUNKAR NEELAM ,  ALEKSOV ALEKSANDAR ,  DOGIAMIS GEORGIOS C ,  TANAKA HIROKI

IPC: H01G4/33 ,  H01L21/60 ,  H01L23/15 ,  H01L23/48 ,  H01L25/00 ,  H01L49/02

Abstract: Die hier beschriebenen Ausführungsformen können sich auf Vorrichtungen, Verfahren und Techniken zur Herstellung von Kondensatoren an der Schnittstelle eines Glassubstrats beziehen. Bei diesen Kondensatoren kann es sich um dreidimensionale (3-D) Kondensatoren handeln, die mit Hilfe von Gräben innerhalb des Glaskerns des Substrats durch lasergestützte Ätztechniken hergestellt werden. Eine erste Elektrode kann auf dem Glas gebildet sein, einschließlich auf der Oberfläche von Gräben oder anderen in das Glas geätzten Merkmalen, gefolgt von einer Abscheidung eines dielektrischen Materials oder eines kapazitiven Materials. Anschließend kann eine zweite Elektrode auf dem dielektrischen Material gebildet werden. Andere Ausführungsbeispiele können beschrieben und/oder beansprucht sein.

公开(公告)号：SG10202007654YA

公开(公告)日：2021-04-29

申请号：SG10202007654Y

申请日：2020-08-11

Applicant: INTEL CORP

Inventor： STRONG VERONICA ,  ALEKSOV ALEKSANDAR ,  BRAUNISCH HENNING ,  RAWLINGS BRANDON ,  SWAN JOHANNA ,  LIFF SHAWNA

Abstract: An integrated circuit package may be formed including at least one die side integrated circuit device having an active surface electrically attached to an electronic interposer, wherein the at least one die side integrated circuit device is at least partially encased in a mold material layer and wherein a back surface of the at least one die side integrated circuit device is in substantially the same plane as an outer surface of the mold material layer. At least one stacked integrated circuit device may be electrically attached to the back surface of the at least one die side integrated circuit through an interconnection structure formed between the at least one die side integrated circuit device and the at least one stacked integrated circuit device.