公开(公告)号：DE102015007423A1

公开(公告)日：2016-01-14

申请号：DE102015007423

申请日：2015-06-09

Applicant: INTEL CORP

Inventor： ZHANG CHUNHUI ,  CHRYSOS GEORGE Z ,  GROCHOWSKI EDWARD T ,  SUNDARARAMAN RAMACHARAN ,  CHAN CHUNG-LUN ,  ARDANAZ FEDERICO

IPC: G06F9/46 ,  G06F12/00

Abstract: Operationen, die einem Speicher zugeordnet sind, und Operationen, die einer oder mehreren Funktionseinheiten zugeordnet sind, können empfangen werden. Eine Abhängigkeit zwischen den Operationen, die dem Speicher zugeordnet sind, und den Operationen, die der einen oder den mehreren Funktionseinheiten zugeordnet sind, kann ermittelt werden. Eine erste Reihenfolge kann für die Operationen erzeugt werden, die dem Speicher zugeordnet sind. Außerdem kann für die Operationen, die der einen oder den mehreren Funktionseinheiten zugeordnet sind, auf der Grundlage der ermittelten Abhängigkeit und der ersten Reihenfolge für die Operationen, die dem Speicher zugeordnet sind, eine zweite Reihenfolge erzeugt werden.

公开(公告)号：DE112018003355T5

公开(公告)日：2020-03-05

申请号：DE112018003355

申请日：2018-05-30

Applicant: INTEL CORP

Inventor： SUNDARARAMAN RAMACHARAN ,  WAGH MAHESH ,  SOLTIS DON ,  DAS SHARMA DEBENDRA ,  JEN MICHELLE C ,  VAN DOREN STEPHEN R ,  MYERS MARK S

IPC: G06F13/42 ,  H04L45/52

Abstract: Ausführungsformen können allgemein auf Vorrichtungen, Systeme, ein Verfahren und Techniken gerichtet sein, um Mehrfachverbindungsprotokoll-Kommunikation bereitzustellen. In einer Ausführungsform kann eine Vorrichtung für die Bereitstellung von Multiverbindungsprotokollkommunikation eine Komponente umfassen, die mehrere On-Package-Vorrichtungen, mindestens eine On-Package-Verbindung zwischen mindestens einem Abschnitt der mehreren On-Package-Vorrichtungen, mindestens eine Off-Package-Verbindung zwischen der Komponente und mindestens einer Off-Package-Vorrichtung und Schnittstellenlogik aufweist, wobei mindestens ein Abschnitt der Schnittstellenlogik in Hardware enthalten ist und die Schnittstellenlogik Daten bestimmen soll, die kommuniziert werden sollen, die Daten unter Verwendung eines Mehrfachverbindungsprotokolls über die mindestens eine On-Package-Verbindung für Kommunikation zwischen den mehreren On-Package-Vorrichtungen routen soll und die Daten unter Verwendung eines Standard-Verbindungsprotokolls über die mindestens eine Off-Package-Verbindung zur Kommunikation zwischen den mehreren On-Package-Vorrichtungen und dem mindestens einen Off-Package routen soll. Andere Ausführungsformen sind beschrieben.

公开(公告)号：DE102018006797A1

公开(公告)日：2019-04-04

申请号：DE102018006797

申请日：2018-08-28

Applicant: INTEL CORP

Inventor： SUNDARARAMAN RAMACHARAN ,  AGARWAL ISHWAR ,  VAN DOREN STEPHEN R

IPC: G06F12/0815

Abstract: In einem Beispiel offenbar ist eine „Peripheral Component Interconnect Express“ (PCIe)-Steuerung zum Bereitstellen kohärente Speicherabbildung zwischen einem Beschleunigerspeicher und einem Host-Speicheradressraum, umfassend: einen PCIe-Steuerungs-Hub umfassend Erweiterungen zum Bereitstellen einer kohärenten Beschleunigerverbindung (CAI) zum Bereitstellen von Bias-basierter Kohärenzverfolgung zwischen dem Beschleunigerspeicher und dem Host-Adressspeicherraum; wobei die Erweiterungen umfassen: eine Abbildungs-Engine zum Bereitstellen von Opcode-Abbildung zwischen PCIe-Anweisungen und „On-Chip System Fabric“ (OSF)-Anweisungen für die CAI; und eine Tunneling-Engine zum Bereitstellen von „Scalable Memory Interconnect“ (SMI)-Tunneln von Host-Speicheroperationen zum Beschleunigerspeicher über die CAI.