公开(公告)号：DE112019003036T5

公开(公告)日：2021-03-25

申请号：DE112019003036

申请日：2019-06-10

Applicant: MICROCHIP TECH INC

Inventor： SATO JUSTIN HIROKI ,  LENG YAOJIAN ,  STOM GREGORY ALLEN

IPC: H01L21/82 ,  H01L21/768 ,  H01L27/08 ,  H01L49/02

Abstract: Ein Verfahren zur Herstellung eines Dünnschichtwiderstands- (TFR-) Moduls in einer integrierten Schaltungs- (IC-) Struktur kann das Ausbilden eines Grabens in einem dielektrischen Bereich aufweisen; das Ausbilden eines TFR-Elements in dem Graben, wobei das TFR-Element einen sich seitlich erstreckenden TFR-Bereich und einen TFR-Grat aufweist, der sich von einem sich seitlich erstreckenden TFR-Bereich nach oben erstreckt; das Abscheiden zumindest einer Metallschicht über dem TFR-Element; und das Strukturieren der zumindest einen Metallschicht und Ätzen der zumindest einen Metallschicht unter Verwendung eines Metallätzens, um ein Paar von Metall-TFR-Köpfen über dem TFR-Element zu definieren, wobei das Metallätzen auch zumindest einen Teil des sich nach oben erstreckenden TFR-Grats entfernt. Das Verfahren kann auch das Ausbilden zumindest eines leitenden TFR-Kontakts aufweisen, der sich durch das TFR-Element erstreckt und mit einem jeweiligen TFR-Kopf in Kontakt steht, um dadurch einen leitenden Pfad zwischen dem jeweiligen TFR-Kopf und dem TFR-Element zu vergrößern.

公开(公告)号：SG11201702042YA

公开(公告)日：2017-04-27

申请号：SG11201702042Y

申请日：2015-10-27

Applicant: MICROCHIP TECH INC

Inventor： SATO JUSTIN HIROKI ,  STOM GREGORY ALLEN

IPC: H01L21/762 ,  H01L21/3105

Abstract: A layer of partially planarized organosilicate (DUO) is spin-coated onto a layer of high density plasma (HDP) oxide on a silicon wafer after the shallow trench isolation (STI) is filled with the HDP oxide. Then the DUO layer is etched using a specialized process specifically tuned to etch the DUO and high density plasma (HDP) oxide at a certain selectivity. The higher areas of the wafer topography (active Si areas) have thinner DUO and as the etch process proceeds it starts to etch through the HDP oxide in these areas (active Si areas). The etch process is stopped after a certain depth is reached and before touching down on the silicon nitride oxidation layer. The DUO is removed and a standard chemical-mechanical polish (CMP) is performed on the silicon wafer. After the CMP step the silicon nitride is removed, exposing the silicon substrate between the field oxides.