公开(公告)号：AT418832T

公开(公告)日：2009-01-15

申请号：AT06718371

申请日：2006-01-11

Applicant: QUALCOMM INC

Inventor： LING FUYUN ,  CHUNG SEONG TAEK ,  SUN THOMAS ,  BAI JINXIA

IPC: H04L27/34

公开(公告)号：AR060373A1

公开(公告)日：2008-06-11

申请号：ARP070101465

申请日：2007-04-04

Applicant: QUALCOMM INC

Inventor： BAI JINXIA ,  GANAPATHY CHINNAPPA K ,  SUN THOMAS

IPC: H04L12/56

Abstract: Métodos y aparato para el reordenamiento dinámico de paquetes. En un aspecto, se proporciona un método para procesar los datos del intervalo improvisadamente para producir paquetes descifrables, en donde los datos del intervalo incluyen símbolos de modulacion intercalados. El método incluye desintercalar un flujo de los símbolos de modulacion intercalados para producir un flujo de los símbolos de modulacion, calcular flujos paralelos de las métricas LLR en base al flujo de los símbolos de modulacion, y mapear los flujos paralelos de las métricas LLR para producir un flujo de paquetes descifrables. En otro aspecto, se provee un aparato que incluye logica de desintercalacion para desintercalar un flujo de los símbolos de modulacion intercalados para producir un flujo de los símbolos de modulacion, logica de procesamiento métrica configurada para producir flujos paralelos de las métricas LLR en base al flujo de los símbolos de modulacion, y logica de mapeo configurada para mapear los flujos paralelos de las métricas LLR para producir un flujo de paquetes descifrables.

公开(公告)号：BRPI0618501A2

公开(公告)日：2011-09-06

申请号：BRPI0618501

申请日：2006-11-09

Applicant: QUALCOMM INC

Inventor： WANG MICHAEL MAO ,  GANAPATHY CHINNAPPA K ,  BAI JINXIA

IPC: H04B1/16

Abstract: Apparatus and methods for estimating the frequency of a sleep or slow clock using a fast clock, such as a temperature compensated crystal oscillator. The disclosed apparatus include an estimator having a first counter that receives sleep clock synchronized pulses issuing each cycle of the sleep clock period, yet are synchronized to a fast clock. The slow clock synchronized pulses are counted up to a predetermined number; whereupon a full count signal is issued. A second counter receives the full count signal and increments each time the full count signal is received. A third counter counts fast clock cycles until the full count signal occurs. Based on the number of counts of the slow and fast clock cycles, the frequency of the slow clock may be determined using only the domain of the fast clock for performing the measurement thereby tying accuracy of the measurement to the accuracy of the fast clock. The disclosed apparatus also include an integrated circuit and a transceiver employing the disclosed estimator. Corresponding methods are also disclosed.

公开(公告)号：AR060844A1

公开(公告)日：2008-07-16

申请号：ARP070101905

申请日：2007-05-02

Applicant: QUALCOMM INC

Inventor： BAI JINXIA ,  SUN THOMAS

IPC: H03M13/00

Abstract: Sistemas y métodos para procesar paquetes de datos inalámbricos. Un método incluye determinar un subconjunto de bits de datos para ser procesados en un transmisor inalámbrico y emplear un borde de reloj para almacenar los datos. El borde de reloj hace posible mapear por lo menos dos bits procedentes del subconjunto de bits de datos dentro de una memoria de intercalado por un borde de reloj dado. A partir de la memoria, otros procesos de codificacion son aplicados antes de transmitir los paquetes de datos a través de una red inalámbrica.

公开(公告)号：CA2629456A1

公开(公告)日：2007-05-18

申请号：CA2629456

申请日：2006-11-09

Applicant: QUALCOMM INC

Inventor： WANG MICHAEL MAO ,  GANAPATHY CHINNAPPA K ,  BAI JINXIA

IPC: H04B1/16

Abstract: Apparatus and methods for estimating the frequency of a sleep or slow clock using a fast clock, such as a temperature compensated crystal oscillator. The disclosed apparatus include an estimator having a first counter that receives sleep clock synchronized pulses issuing each cycle of the sleep clock period, yet are synchronized to a fast clock. The slow clock synchronized pulses are counted up to a predetermined number; whereupon a full count signal is issued. A second counter receives the full count signal and increments each time the full count signal is received. A third counter counts fast clock cycles until the full count signal occurs. Based on the number of counts of the slow and fast clock cycles, the frequency of the slow clock may be determined using only the domain of the fast clock for performing the measurement thereby tying accuracy of the measurement to the accuracy of the fast clock. The disclosed apparatus also include an integrated circuit and a transceiver employing the disclosed estimator. Corresponding methods are also disclosed.

公开(公告)号：DE602006004427D1

公开(公告)日：2009-02-05

申请号：DE602006004427

申请日：2006-01-11

Applicant: QUALCOMM INC

Inventor： LING FUYUN ,  CHUNG SEONG TAEK ,  SUN THOMAS ,  BAI JINXIA

IPC: H04L27/34

公开(公告)号：AR060372A1

公开(公告)日：2008-06-11

申请号：ARP070101464

申请日：2007-04-04

Applicant: QUALCOMM INC

Inventor： CHARI MURALI RAMASWAMY ,  BAI JINXIA ,  VAN VEEN DURK L ,  SUBRAHMANYAM JAI N

IPC: H04B7/005

Abstract: Un sistema de distribucion multimedia. El sistema de distribucion incluye una unidad transmisora que distribuye contenido desde un proveedor de contenido a una o más unidades suscriptoras inalámbricas. La unidad transmisora incluye un decodificador configurado para determinar si una pluralidad de paquetes entrantes incluyen uno o mas paquetes borrados, un transmisor configurado para transmitir los paquetes a una unidad receptora, y un generador de codigo de deteccion de error configurado para generar un codigo de deteccion de error para cada uno de los paquetes transmitidos a la unidad receptora, estando el codigo de deteccion de error modificado para cada uno de los paquetes borrados de manera tal que la unidad receptora podrá identificar los paquetes borrados.

公开(公告)号：AR060370A1

公开(公告)日：2008-06-11

申请号：ARP070101462

申请日：2007-04-04

Applicant: QUALCOMM INC

Inventor： BAI JINXIA ,  GANAPATHY CHINNAPPA K ,  SUN THOMAS

IPC: H04L12/56

Abstract: Métodos y aparato para el mapeo dinámico del paquete. Se provee un método para mapear datos métricos para producir un paquete decodificable asociado con un canal. El método incluye la obtencion de un identificador del canal asociado con datos métricos, la determinacion de un buffer disponible de una pluralidad de buffers basado en el identificador del canal, escribir los datos métricos en el buffer disponible, la deteccion de cuando un paquete decodificable está formado en un buffer seleccionado de la pluralidad de buffers, y sacar el paquete decodificable desde el buffer seleccionado. Un aparato incluye una pluralidad de buffers y logica de mapeo que está configurado para obtener un identificador del canal asociado con los datos métricos, determinar un buffer disponible basado en el identificador del canal, escribir los datos métricos en el buffer disponible, detectar cuando un paquete decodificable está formado en un buffer seleccionado, y sacar el paquete decodificable desde el buffer seleccionado.

公开(公告)号：WO2007115313A2

公开(公告)日：2007-10-11

申请号：PCT/US2007065985

申请日：2007-04-04

Applicant: QUALCOMM INC ,  BAI JINXIA ,  GANAPATHY CHINNAPPA K ,  SUN THOMAS

Inventor： BAI JINXIA ,  GANAPATHY CHINNAPPA K ,  SUN THOMAS

IPC: H04N5/00

CPC classification number: H04N21/434 ,  H04L27/2647 ,  H04L49/9078 ,  H04W8/26 ,  H04W28/14

Abstract: Methods and apparatus for dynamic packet mapping. A method is provided for mapping metric data to produce a decodable packet associated with a channel. The method includes obtaining a channel identifier associated with metric data, determining an available buffer from a plurality of buffers based on the channel identifier, writing the metric data to the available buffer, detecting when a decodable packet is formed in a selected buffer of the plurality of buffers, and outputting the decodable packet from the selected buffer. An apparatus includes a plurality of buffers and mapping logic that is configured to obtain a channel identifier associated with metric data, determine an available buffer based on the channel identifier, write the metric data to the available buffer, detect when a decodable packet is formed in a selected buffer, and output the decodable packet from the selected buffer.

Abstract translation: 动态分组映射的方法和装置。 提供了一种用于映射度量数据以产生与信道相关联的可解码分组的方法。 该方法包括获取与度量数据相关联的信道标识符，基于信道标识确定来自多个缓冲器的可用缓冲器，将度量数据写入可用缓冲器，检测何时在多个选定缓冲器中形成可解码分组 并且从所选择的缓冲器输出可解码分组。 一种装置包括多个缓冲器和映射逻辑，其被配置为获得与度量数据相关联的信道标识符，基于信道标识确定可用缓冲器，将度量数据写入可用缓冲器，检测何时形成可解码分组 选择的缓冲器，并且从所选缓冲器输出可解码分组。

公开(公告)号：WO2007115328A3

公开(公告)日：2007-12-13

申请号：PCT/US2007066001

申请日：2007-04-04

Applicant: QUALCOMM INC ,  SUBRAHMANYAM JAI N ,  GANAPATHY CHINNAPPA K ,  VAN VEEN DURK L ,  BAI JINXIA ,  COUSINEAU KEVIN STUART ,  OH SEOKYONG

Inventor： SUBRAHMANYAM JAI N ,  GANAPATHY CHINNAPPA K ,  VAN VEEN DURK L ,  BAI JINXIA ,  COUSINEAU KEVIN STUART ,  OH SEOKYONG

IPC: H04L27/26

CPC classification number: H04L27/2626

Abstract: Techniques for performing IFFT pipelining are described. In some aspects, the pipelining is achieved with a processing system having a memory having first and second sections, an encoder configured to process data in each of the first and second memory sections, an IFFT configured to process the encoded data in the first and second memory sections, and a post-processor configured to process the IFFT processed data in the first memory section while the IFFT is processing the encoded data in the second memory section, the post processor configured to operate at a different clock speed than the encoder or the IFFT.

Abstract translation: 描述了用于执行IFFT流水线的技术。 在一些方面，流水线通过具有具有第一和第二部分的存储器的处理系统来实现，编码器被配置为处理第一和第二存储器部分中的每一个中的数据;被配置为处理第一和第二部分中的编码数据的IFFT 存储器部分和后处理器，其被配置为在IFFT处理第二存储器部分中的编码数据时处理第一存储器部分中的IFFT处理的数据，后处理器被配置为以与编码器不同的时钟速度操作 IFFT。