公开(公告)号：KR20180054703A

公开(公告)日：2018-05-24

申请号：KR20187010464

申请日：2016-08-30

Applicant: QUALCOMM INC

Inventor： LEE JOHN JONG HOON ,  SONG YOUNG KYU ,  JOW UEI MING ,  CHOI SANGJO ,  ZHANG XIAONAN

IPC: H01L23/66 ,  H01L21/48 ,  H01L23/00 ,  H01L23/522 ,  H01L23/552 ,  H01L23/60 ,  H01L49/02 ,  H01P1/207 ,  H01P7/06

CPC classification number: H01P1/207 ,  H01L21/4853 ,  H01L23/5222 ,  H01L23/5227 ,  H01L23/552 ,  H01L23/60 ,  H01L23/66 ,  H01L24/16 ,  H01L28/10 ,  H01L28/40 ,  H01L2223/6627 ,  H01L2223/6666 ,  H01L2223/6672 ,  H01L2224/10 ,  H01L2224/16227 ,  H01P1/201 ,  H01P7/06 ,  H01P7/065 ,  H03B5/1817 ,  H05K1/0243 ,  H05K999/99

Abstract: 반도체다이및 복수의전도성범프들을포함하는집적회로(IC) 칩을포함하는집적된캐비티필터를이용하는플립-칩이개시된다. 복수의전도성범프들은, 플립-칩에집적된캐비티필터를제공하기위한내부공진기캐비티를정의하는전도성 "펜스"를제공하기위해반도체다이의적어도하나의금속층에상호접속된다. 내부공진기캐비티는반도체다이의내부층에제공되는입력신호송신애퍼처를통해입력송신라인으로부터입력 RF 신호를수신하도록구성된다. 내부공진기캐비티는입력 RF 신호의필터링된 RF 신호를포함하는출력 RF 신호를생성하도록입력 RF 신호를공진시키고, 애퍼처층에제공되는출력송신애퍼처를통해플립-칩의출력신호송신라인상에출력 RF 신호를커플링시킨다.

公开(公告)号：KR20180020160A

公开(公告)日：2018-02-27

申请号：KR20177036627

申请日：2016-06-06

Applicant: QUALCOMM INC

Inventor： JOW UEI MING ,  SONG YOUNG KYU ,  LEE JONG HOON ,  YOON JUNG HO ,  CHOI SANGJO ,  ZHANG XIAONAN

IPC: H01F17/00 ,  H01F27/28 ,  H01F41/04

CPC classification number: H01F27/2804 ,  H01F17/0006 ,  H01F17/0013 ,  H01F41/041 ,  H01F2027/2809

Abstract: 인덕터구조는제1 인덕터층에대응하는제1 세트의트레이스들, 제2 인덕터층에대응하는제2 세트의트레이스들, 및제1 층과제2 층사이에포지셔닝되는제3 인덕터층에대응하는제3 세트의트레이스들을포함한다. 제1 세트의트레이스들은제1 트레이스및 제1 트레이스와평행한제2 트레이스를포함한다. 제1 트레이스의치수는제2 트레이스의대응하는치수와상이하다. 제2 세트의트레이스들은제1 세트의트레이스들에커플링된다. 제2 세트의트레이스들은, 제1 트레이스및 제2 트레이스에커플링된제3 트레이스를포함한다. 제3 세트의트레이스들은제1 세트의트레이스들에커플링된다.

Abstract translation: 电感器结构包括对应于第一电感器层的第一组迹线，对应于第二电感器层的第二组迹线以及对应于第三电感器层的第三组迹线 一整套的痕迹。 第一组迹线包括平行于第一迹线的第一迹线和第二迹线。 第一条曲线的尺寸与第二条曲线的相应尺寸不同。 第二组迹线被耦合到第一组迹线。 第二组迹线包括耦合到第二迹线的第一迹线和第三迹线。 第三组迹线被耦合到第一组迹线。

公开(公告)号：CA2993991A1

公开(公告)日：2017-03-23

申请号：CA2993991

申请日：2016-08-30

Applicant: QUALCOMM INC

Inventor： LEE JOHN JONG HOON ,  SONG YOUNG KYU ,  JOW UEI MING ,  CHOI SANGJO ,  ZHANG XIAONAN

IPC: H01P7/06

Abstract: A flip-chip employing an integrated cavity filter is disclosed comprising an integrated circuit (IC) chip comprising a semiconductor die and a plurality of conductive bumps. The plurality of conductive bumps is interconnected to at least one metal layer of the semiconductor die to provide a conductive "fence" that defines an interior resonator cavity for providing an integrated cavity filter in the flip-chip. The interior resonator cavity is configured to receive an input RF signal from an input transmission line through an input signal transmission aperture provided in an internal layer in the semiconductor die. The interior resonator cavity resonates the input RF signal to generate the output RF signal comprising a filtered RF signal of the input RF signal, and couples the output RF signal on an output signal transmission line in the flip-chip through an output transmission aperture provided in the aperture layer.