반도체 디바이스 내의 인덕터 구조
    1.
    发明公开
    반도체 디바이스 내의 인덕터 구조 审中-公开
    半导体器件中的电感器结构

    公开(公告)号:KR20180020160A

    公开(公告)日:2018-02-27

    申请号:KR20177036627

    申请日:2016-06-06

    Applicant: QUALCOMM INC

    Abstract: 인덕터구조는제1 인덕터층에대응하는제1 세트의트레이스들, 제2 인덕터층에대응하는제2 세트의트레이스들, 및제1 층과제2 층사이에포지셔닝되는제3 인덕터층에대응하는제3 세트의트레이스들을포함한다. 제1 세트의트레이스들은제1 트레이스및 제1 트레이스와평행한제2 트레이스를포함한다. 제1 트레이스의치수는제2 트레이스의대응하는치수와상이하다. 제2 세트의트레이스들은제1 세트의트레이스들에커플링된다. 제2 세트의트레이스들은, 제1 트레이스및 제2 트레이스에커플링된제3 트레이스를포함한다. 제3 세트의트레이스들은제1 세트의트레이스들에커플링된다.

    Abstract translation: 电感器结构包括对应于第一电感器层的第一组迹线,对应于第二电感器层的第二组迹线以及对应于第三电感器层的第三组迹线 一整套的痕迹。 第一组迹线包括平行于第一迹线的第一迹线和第二迹线。 第一条曲线的尺寸与第二条曲线的相应尺寸不同。 第二组迹线被耦合到第一组迹线。 第二组迹线包括耦合到第二迹线的第一迹线和第三迹线。 第三组迹线被耦合到第一组迹线。

Patent Agency Ranking