中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

6 records (took 0.021 seconds)

    Sustrato que comprende pilas de interconexiones, interconexión sobre la capa protectora contra soldadura e interconexión sobre la porción lateral del sustrato
    3.
    发明专利
    Sustrato que comprende pilas de interconexiones, interconexión sobre la capa protectora contra soldadura e interconexión sobre la porción lateral del sustrato 未知

    公开(公告)号：ES2877771T3

    公开(公告)日：2021-11-17

    申请号：ES16708549

    申请日：2016-02-17

    Applicant: QUALCOMM INC

    Inventor： JOW UEI-MING ,  SONG YOUNG KYU ,  LEE JONG-HOON ,  ZHANG XIAONAN ,  VELEZ MARIO FRANCISCO

    IPC: H01L23/498

    Abstract: Un envase que comprende: un molde (304); y un sustrato del envase (302) acoplado al molde, el sustrato del envase que comprende: al menos una capa dieléctrica (320, 322, 324); una primera pila de primeras interconexiones (380) en al menos una capa dieléctrica, la primera pila de primeras interconexiones se configura para proporcionar una primera trayectoria eléctrica para una primera señal de referencia sin conexión a tierra, en la que la primera pila de primeras interconexiones se ubica a lo largo de al menos un lateral del sustrato del envase; una segunda pila de primeras interconexiones (390) en al menos una capa dieléctrica, la segunda pila de primeras interconexiones se configura para proporcionar otra trayectoria eléctrica para una segunda señal de referencia sin conexión a tierra, en la que la segunda pila de primeras interconexiones se ubica a lo largo de al menos un lateral del sustrato del envase; una interconexión lateral (352) que se forma sobre al menos una porción lateral exterior de al menos una capa dieléctrica, en la que la interconexión lateral se configura para proporcionar una segunda trayectoria eléctrica para una señal de referencia de conexión a tierra, en el que la interconexión lateral se configura para aislar al menos parcialmente la primera señal de referencia sin conexión a tierra que pasa a través de la primera pila de primeras interconexiones, de la segunda señal de referencia sin conexión a tierra que pasa a través de la segunda pila de primeras interconexiones, en el que el sustrato del envase incluye un conjunto de almohadillas (334) sobre un lateral de la placa de circuito impreso (PCB) del sustrato del envase, en el que una mayoría de las almohadillas del conjunto de almohadillas se configuran para proporcionar una pluralidad de trayectorias eléctricas para al menos una señal de referencia sin conexión a tierra, el conjunto de almohadillas incluye todas las almohadillas que se ubican sobre el lateral de la PCB del sustrato del envase; y/o en el que el sustrato del envase incluye un conjunto de almohadillas (332) sobre un lateral del molde del sustrato del envase, en el que una mayoría de las almohadillas del conjunto de almohadillas se configuran para proporcionar una pluralidad de trayectorias eléctricas para al menos una señal de referencia sin conexión a tierra, el conjunto de almohadillas incluye todas las almohadillas que se ubican sobre el lateral del molde del sustrato del envase.

    Flip chip que emplea un filtro de cavidad integrado y componentes, sistemas y procedimientos relacionados
    4.
    发明专利
    Flip chip que emplea un filtro de cavidad integrado y componentes, sistemas y procedimientos relacionados 未知

    公开(公告)号：ES2763034T3

    公开(公告)日：2020-05-26

    申请号：ES16763161

    申请日：2016-08-30

    Applicant: QUALCOMM INC

    Inventor： LEE JOHN ,  SONG YOUNG ,  JOW UEI-MING ,  CHOI SANGJO ,  ZHANG XIAONAN

    IPC: H01L23/552 ,  H01P7/06

    Abstract: Un circuito integrado, CI, de flip chip que comprende: un troquel semiconductor (5 14), que comprende: al menos una capa semiconductora (22); una pluralidad de capas metálicas (24) para proporcionar interconexiones a la al menos una capa semiconductora; una capa de apertura (26) que comprende una apertura de transmisión de señal de entrada (30) configurada para pasar una señal de entrada de radiofrecuencia (RF) (38) a través de la misma, y una apertura de transmisión de señal de salida (32) configurada para pasar una señal de RF de salida (42)) a través de la misma; y al menos una capa de interconexión posterior de final de línea (28) dispuesta entre la al menos una capa semiconductora y la capa de apertura, la al menos una capa de interconexión posterior de final de línea, que comprende: una línea de transmisión de entrada (36) configurada para transmitir la señal de RF de entrada a través de la apertura de transmisión de señal de entrada; y una línea de transmisión de salida (40) configurada para recibir la señal de RF de salida a través de la apertura de transmisión de señal de salida; y una pluralidad de protuberancias conductoras (16) interconectadas a al menos una de entre la pluralidad de capas metálicas (24), la pluralidad de protuberancias conductoras y la capa de apertura que definen una cavidad interior del resonador (34); la cavidad del resonador interior configurada para recibir la señal de RF de entrada desde la línea de transmisión de entrada a través de la apertura de transmisión de señal de entrada, hacer resonar la señal de RF de entrada para generar la señal de RF de salida que comprende una señal de RF filtrada de la señal de RF de entrada y acoplar la señal de RF de salida en la línea de transmisión de salida a través de la apertura de transmisión de señal de salida.

    MULTI-LAYER INTERCONNECTED SPIRAL CAPACITOR
    5.
    发明申请
    MULTI-LAYER INTERCONNECTED SPIRAL CAPACITOR 审中-公开
    多层互连螺旋电容器

    公开(公告)号：WO2016133685A2

    公开(公告)日：2016-08-25

    申请号：PCT/US2016016001

    申请日：2016-02-01

    Applicant: QUALCOMM INC

    Inventor： JOW UEI-MING ,  SONG YOUNG KYU ,  LEE JONG-HOON ,  ZHANG XIAONAN

    IPC: H01L49/02 ,  H01G4/33 ,  H01L23/522 ,  H01L23/64

    CPC classification number: H01L28/86 ,  H01G4/33 ,  H01L23/5223 ,  H01L23/642 ,  H01L28/60

    Abstract: An upper planar capacitor is spaced above a lower planar capacitor by a dielectric layer. A bridged-post inter-layer connector couples the capacitances in parallel, through first posts and second posts. The first posts and second posts extend through the dielectric layer, adjacent the upper and lower planar capacitors. A first level coupler extends under the dielectric layer and couples the first posts together and to a conductor of the lower planar capacitor, and couples another conductor of the lower planar capacitor to one of the second posts. A second level coupler extends above the dielectric layer, and couples the second posts together and to a conductor of the upper planar capacitor, and couples another conductor of the upper planar capacitor to one of the first posts.

    Abstract translation: 上平面电容器通过介电层在下平面电容器的上方间隔开。 桥接后层间连接器通过第一柱和第二柱并联连接电容。 第一柱和第二柱延伸通过介电层，邻近上下平面电容器。 第一级耦合器延伸在介电层下方并将第一柱连接在一起并连接到下平面电容器的导体，并将下平面电容器的另一导体耦合到第二柱之一。 第二级耦合器延伸在电介质层的上方，并将第二柱连接在一起并连接到上平面电容器的导体，并将上平面电容器的另一导体耦合到第一柱之一。

Patent Agency Ranking