公开(公告)号：FR3023620A1

公开(公告)日：2016-01-15

申请号：FR1456627

申请日：2014-07-09

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS CROLLES 2

Inventor： DAVEAU JEAN-MARC ,  ROCHE PHILIPPE ,  FUIN DIDIER

IPC: G01R31/3183 ,  G01R31/319

Abstract: Dispositif (5) comprenant un circuit intégré comportant un ensemble de N bascules (1 à 4) couplées en série via leur entrée de test (ti) et leur sortie de test (tq) respective de manière à former une chaîne de N bascules (1 à 4). Le dispositif (5) comprend un circuit de contrôle (7) configuré pour placer, après un mode de fonctionnement normal des bascules (1 à 4), les N bascules (1 à 4) dans un mode de test dans lequel l'entrée de test (ti) de la première bascule (1) de la chaîne est destinée à recevoir une première séquence de bits tests, une mémoire (6) configurée pour enregistrer la séquence de N valeurs délivrées par la sortie de test (tq) de la dernière bascule (4) de la chaîne, le circuit de contrôlé étant configuré pour délivrer à l'entrée de test (ti) de la première bascule (1) de la chaîne est destinée à recevoir la séquence de N valeurs mémorisées de façon à restaurer l'état des N bascules avant leur placement dans le mode de test.

公开(公告)号：FR3023027A1

公开(公告)日：2016-01-01

申请号：FR1456023

申请日：2014-06-27

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： DAVEAU JEAN-MARC ,  CLERC SYLVAIN ,  ROCHE PHILIPPE

IPC: G06F11/08 ,  H02H1/00

Abstract: Procédé de gestion du fonctionnement d'un composant logique (2) comportant un circuit de vote majoritaire (3) et un nombre impair de bascules (4 à 6) au moins égal à trois, le procédé comprenant : a) à la suite d'un mode de fonctionnement normal du composant, un placement du composant (2) dans un mode de test dans lequel : - on place une bascule (4) du composant logique (2) dans un mode test, - on injecte un signal de test (TI) dans l'entrée test (ti) de la bascule (4) testée, - on gèle l'état logique des autres bascules (5 et 6), et on analyse le signal de sortie de test (TQ), puis, b) à l'issue du test, un nouveau placement du composant (2) dans un mode de fonctionnement normal, le circuit de vote majoritaire (3) restaurant automatiquement la valeur du signal de sortie (Q) du composant (2) existant avant l'initiation du test.

公开(公告)号：FR2958470A1

公开(公告)日：2011-10-07

申请号：FR1052328

申请日：2010-03-30

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： TORRAS FLAQUER JOSEP ,  DAVEAU JEAN-MARC ,  NAVINER LIRIDA ,  ROCHE PHILIPPE

IPC: H03K19/00 ,  G06F11/30

Abstract: La détermination d'une information de fiabilité d'un circuit électronique comprenant un réseau nodal de composants comportant au moins un chemin de reconvergence entre une source de corrélation et un puits, comprend au niveau de chaque composant (PTS) du chemin une élaboration d'une matrice de probabilités conditionnelles (CPM) dont le conditionnement est lié à au moins un nœud (SC1, SC2, SC3) du chemin situé en amont dudit composant.