公开(公告)号：FR3020897A1

公开(公告)日：2015-11-13

申请号：FR1454171

申请日：2014-05-09

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： RANICA ROSSELLA ,  BARRAL VINCENT ,  PLANES NICOLAS ,  GARCHERY LAURENT ,  PETIT DAVID ,  KOHLER SABRINA

IPC: H01L29/78 ,  H01L21/28

Abstract: L'invention concerne un transistor MOS dont l'empilement conducteur de grille (11) comprend, sur un isolant de grille (13), un composé métallique (17) surmonté de silicium polycristallin (119), le silicium polycristallin comprenant une région inférieure (119B) en contact avec le composé métallique, une région centrale (119C) et une région supérieure (119A), dans lequel la région inférieure est plus fortement dopée que la région centrale.

公开(公告)号：FR2889356A1

公开(公告)日：2007-02-02

申请号：FR0552307

申请日：2005-07-26

Applicant: ST MICROELECTRONICS CROLLES 2

Inventor： VILLARET ALEXANDRE ,  MAZOYER PASCALE ,  RANICA ROSSELLA

IPC: H01L21/8242

Abstract: L'invention concerne une cellule mémoire à un transistor MOS formé dans une région de corps flottant (1) isolée sur sa face inférieure par une jonction. Une région (41) du même type de conductivité que la région de corps flottant mais plus fortement dopée que celle-ci est disposée sous la région de drain (10) du transistor MOS.

公开(公告)号：FR3007577A1

公开(公告)日：2014-12-26

申请号：FR1355796

申请日：2013-06-19

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： WEBER OLIVIER ,  PLANES NICOLAS ,  RANICA ROSSELLA

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré comprenant : -un substrat (440) semi-conducteur ; -des première et deuxième cellules, comportant chacune: • des premier (ns) et second (ps) transistors de type nMOS et pMOS incluant des premier et second empilements de grille incluant un métal de grille ; • des premier (410s) et second (420s) plans de masse sous les premier et second transistors ; -une couche d'oxyde (430) s'étendant entre les transistors et les plans de masse; -lesdits métaux de grille des nMOS et d'un pMOS présentant un premier travail de sortie, ledit métal de grille de l'autre pMOS présentant un deuxième travail de sortie supérieur au premier travail de sortie, avec une différence entre travaux de sortie comprise entre 55 et 85meV et le premier travail de sortie Wf1 vérifiant la relation Wfmg -0.04 -0.005*Xge

公开(公告)号：FR3007577B1

公开(公告)日：2015-08-07

申请号：FR1355796

申请日：2013-06-19

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： WEBER OLIVIER ,  PLANES NICOLAS ,  RANICA ROSSELLA

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré comprenant : -un substrat (440) semi-conducteur ; -des première et deuxième cellules, comportant chacune: • des premier (ns) et second (ps) transistors de type nMOS et pMOS incluant des premier et second empilements de grille incluant un métal de grille ; • des premier (410s) et second (420s) plans de masse sous les premier et second transistors ; -une couche d'oxyde (430) s'étendant entre les transistors et les plans de masse; -lesdits métaux de grille des nMOS et d'un pMOS présentant un premier travail de sortie, ledit métal de grille de l'autre pMOS présentant un deuxième travail de sortie supérieur au premier travail de sortie, avec une différence entre travaux de sortie comprise entre 55 et 85meV et le premier travail de sortie Wf1 vérifiant la relation Wfmg -0.04 -0.005*Xge