公开(公告)号：FR3012666A1

公开(公告)日：2015-05-01

申请号：FR1360674

申请日：2013-10-31

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： RIDEAU DENIS ,  JOSSE EMMANUEL ,  NIER OLIVIER

IPC: H01L21/335

Abstract: L'invention concerne un procédé pour former une couche semi conductrice ayant une contrainte uniaxiale, comprenant : former, dans une surface d'une structure semiconductrice comportant une couche semiconductrice contrainte et une couche isolante, au moins deux premières tranchées dans une première direction délimitant une première dimension d'au moins un premier transistor à former dans la structure semiconductrice ; réaliser un premier recuit pour diminuer la viscosité de la couche isolante ; et former, dans la surface après le premier recuit, au moins deux deuxièmes tranchées dans une deuxième direction délimitant une deuxième dimension (LT ou WT) dudit au moins un transistor.

公开(公告)号：FR3012667A1

公开(公告)日：2015-05-01

申请号：FR1360676

申请日：2013-10-31

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INC

Inventor： RIDEAU DENIS ,  BAYLAC ELISE ,  JOSSE EMMANUEL ,  MORIN PIERRE ,  NIER OLIVIER

IPC: H01L21/336

Abstract: L'invention concerne un procédé pour former une couche semiconductrice ayant une contrainte uniaxiale comprenant : former, dans une structure semiconductrice comprenant une couche semiconductrice contrainte, une ou plusieurs premières tranchées d'isolement dans une première direction pour délimiter une première dimension (WT, LT) d'au moins un transistor à former dans la structure semiconductrice ; former, dans la structure semiconductrice, une ou plusieurs deuxièmes tranchées d'isolement dans une deuxième direction pour délimiter une deuxième dimension dudit au moins un transistor, les premières et deuxièmes tranchées d'isolement étant au moins partiellement remplies d'un matériau isolant ; et avant ou après la formation des deuxièmes tranchées d'isolement, diminuer la viscosité du matériau isolant dans les premières tranchées d'isolement par une implantation d'atomes d'un premier matériau dans les premières tranchées d'isolement, dans laquelle les atomes du premier matériau ne sont pas implantés dans -les deuxièmes tranchées d'isolement.

公开(公告)号：FR3012665A1

公开(公告)日：2015-05-01

申请号：FR1360673

申请日：2013-10-31

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INC

Inventor： NIER OLIVIER ,  RIDEAU DENIS ,  MORIN PIERRE ,  JOSSE EMMANUEL

IPC: H01L21/335

Abstract: L'invention concerne un procédé de formation d'une couche semiconductrice contrainte comprenant : former, dans une surface d'une structure semiconductrice comportant une couche semiconductrice en contact avec une couche isolante, au moins deux premières tranchées dans une première direction ; introduire, par l'intermédiaire desdites au moins deux premières tranchées, une contrainte dans la couche semiconductrice et diminuer temporairement, par un recuit, la viscosité de la couche isolante ; et augmenter la profondeur desdites au moins deux premières tranchées pour former des premières tranchées d'isolement dans la première direction délimitant une première dimension d'au moins un transistor à former dans la structure semiconductrice.

公开(公告)号：FR3009646A1

公开(公告)日：2015-02-13

申请号：FR1357806

申请日：2013-08-06

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INC

Inventor： MORIN PIERRE ,  RIDEAU DENIS ,  NIER OLIVIER

IPC: H01L21/336

Abstract: L'invention concerne un procédé pour contraindre une couche semiconductrice comprenant : déposer, sur une structure du type semiconducteur sur isolant (SOI) comportant une couche semiconductrice en contact avec une couche isolante, une couche de contrainte ; contraindre localement la couche semiconductrice en formant une ou plusieurs ouvertures dans la couche de contrainte, lesdites ouvertures étant alignées sur des premières régions de la couche semiconductrice dans lesquelles des canaux de transistors doivent être formés ; et déformer des deuxièmes régions de la couche isolante adjacentes aux premières régions en diminuant temporairement, par un recuit, la viscosité de la couche isolante.

公开(公告)号：FR3009647A1

公开(公告)日：2015-02-13

申请号：FR1357807

申请日：2013-08-06

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INC

Inventor： MORIN PIERRE ,  RIDEAU DENIS ,  NIER OLIVIER

IPC: H01L21/336

Abstract: L'invention concerne un procédé pour contraindre une couche semiconductrice, comprenant : former, sur une structure du type silicium sur isolant (SOI) comportant une couche semiconductrice en contact avec une couche isolante, un ou plusieurs blocs de contrainte alignés sur des premières régions de la couche semiconductrice dans lesquelles des canaux de transistors doivent être formés, les blocs de contrainte étant contraints de telle sorte qu'ils contraignent localement la couche semiconductrice ; et déformer des deuxièmes régions de la couche isolante adjacentes aux premières régions en diminuant temporairement , par un recuit, la viscosité de la couche isolante.