公开(公告)号：FR3128574B1

公开(公告)日：2025-02-28

申请号：FR2111357

申请日：2021-10-26

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BORREL JULIEN ,  GAUTHIER ALEXIS ,  HILARIO FANNY ,  BERTHIER LUDOVIC ,  DUMAS PAUL ,  BREZZA EDOARDO

IPC: H01L21/266

Abstract: Selon un aspect il est proposé un procédé d’implantation ionique dans une plaquette semiconductrice (PS) placée dans une chambre d’implantation (CHI) sous vide, la plaquette semiconductrice (PS) présentant une zone de circuit intégré (ZCI) et une zone périphérique (ZPR) autour de cette zone de circuit intégré (ZCI), l’implantation ionique permettant d’appliquer un dopage dans des régions, dites régions d’implantation (RGI), de la zone de circuit intégré, le procédé comprenant : - une formation d’un revêtement en résine photosensible (RES) servant de masque sur la plaquette semiconductrice (PS), puis - une formation d’ouvertures dans le revêtement en résine photosensible (RES) au niveau desdites régions d’implantation (RGI) de la zone de circuit intégré et au niveau d’au moins une région (RDM) de la zone périphérique, puis - une implantation des ions (12) dans la plaquette semiconductrice (PS). Figure pour l’abrégé : Figure 5

公开(公告)号：FR3115393A1

公开(公告)日：2022-04-22

申请号：FR2010686

申请日：2020-10-19

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BREZZA EDOARDO ,  GAUTHIER ALEXIS

IPC: H01L21/331 ,  H01L21/20 ,  H01L21/225 ,  H01L29/737

Abstract: Circuit intégré, comprenant un substrat (SB) et au moins un transistor bipolaire (TR) comportant une région de collecteur incluant une première partie dopée (70) située dans le substrat et une deuxième partie dopée (71) recouvrant et en contact avec une zone (Z) de la première partie dopée, la région de collecteur ayant un profil de dopage présentant un pic dans la première partie et une décroissance depuis ce pic jusque dans la deuxième partie. Figure de l’abrégé : Fig 10

公开(公告)号：FR3113539A1

公开(公告)日：2022-02-25

申请号：FR2008633

申请日：2020-08-24

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GAUTHIER ALEXIS ,  BREZZA EDOARDO ,  CHEVALIER PASCAL

IPC: H01L21/331 ,  H01L29/732

Abstract: Transistor bipolaire La présente description concerne un transistor bipolaire comprenant un empilement d'un émetteur (122), d'une base (112, 116) et d'un collecteur (110, 104), ladite base étant structurée comme un peigne dont les doigts (117) sont orientés dans un plan orthogonal à la direction de l'empilement. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3113539B1

公开(公告)日：2022-09-23

申请号：FR2008633

申请日：2020-08-24

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GAUTHIER ALEXIS ,  BREZZA EDOARDO ,  CHEVALIER PASCAL

IPC: H01L29/732 ,  H01L21/331

Abstract: Transistor bipolaire La présente description concerne un transistor bipolaire comprenant un empilement d'un émetteur (122), d'une base (112, 116) et d'un collecteur (110, 104), ladite base étant structurée comme un peigne dont les doigts (117) sont orientés dans un plan orthogonal à la direction de l'empilement. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3107783A1

公开(公告)日：2021-09-03

申请号：FR2001986

申请日：2020-02-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BREZZA EDOARDO ,  GAUTHIER ALEXIS ,  DEPRAT FABIEN ,  CHEVALIER PASCAL

IPC: H01L21/331

Abstract: Le présent texte concerne un procédé de fabrication d’un transistor bipolaire, comprenant :- formation d’un empilement (2) comprenant successivement quatre couches (21, 22, ,23, 24), dans lequel chacune des première à quatrième couches est apte à être gravée sélectivement par rapport à chaque couche adjacente, les première, deuxième et quatrième couche étant électriquement isolantes,- formation d’une ouverture (20),- formation par épitaxie du collecteur (C) et formation par gravure sélective d’une ouverture annulaire (230) dans la troisième couche (23),- formation par épitaxie d’une base intrinsèque (B1), séparée de la troisième couche (23) par une lame d’air (3) formée dans l’ouverture annulaire (230), - formation de l’émetteur (E) sur la base intrinsèque,- gravure sélective de la troisième couche (23),- dépôt sélectif d’une couche semi-conductrice (30) sur la deuxième couche (22), en contact direct avec la partie intrinsèque, de sorte à former une base extrinsèque (B2). Figure pour l’abrégé : Fig 13