-
Patent Agency Ranking
公开(公告)号：FR2975246A1
公开(公告)日：2012-11-16
申请号：FR1153975
申请日：2011-05-09
Applicant: ST MICROELECTRONICS GRENOBLE 2 , ST MICROELECTRONICS SA
Inventor： SABUT MARC , TROCHUT SEVERIN , REAUTE FABIEN
Abstract: Générateur d'un signal en dents de scie, comportant : -une résistance (R) destinée à être parcourue par un courant de charge, -un condensateur (C1) destiné à être chargé par ledit courant de charge au cours de périodes de charges (Tcharge) successives. La résistance comprend un circuit capacitif commuté (CCOM).
-
公开(公告)号：FR2982100A1
公开(公告)日：2013-05-03
申请号：FR1159925
申请日：2011-11-02
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , REAUTE FABIEN
Abstract: L'invention concerne un circuit d'étalonnage pour ajuster la largeur de bande d'au moins un sous-convertisseur d'un convertisseur analogique-numérique (ADC) entrelacé, ledit au moins un sous-convertisseur comportant un commutateur d'entrée couplé à une ligne d'entrée (203, 204) de l'ADC, le circuit d'étalonnage comportant un circuit de commande (752) adapté à ajuster une tension de substrat d'un transistor (207, 215) formant le commutateur d'entrée.
-
公开(公告)号：FR2947120A1
公开(公告)日：2010-12-24
申请号：FR0954071
申请日：2009-06-17
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： SABUT MARC , GICQUEL HUGO , REAUTE FABIEN
Abstract: Procédé de contrôle d'une tension de mode commun d'un système à capacités commutées, comprenant une détermination de la tension courante de mode commun du système à capacités commutées, une conversion dans une cellule transconductrice (CEL), de la différence entre la tension courante de mode commun et une tension de mode commun désirée (VCM) en un courant résultant et une réinjection de ce courant résultant dans le système à capacités commutées (SCM) par l'intermédiaire d'un chemin résistif (R1, R2).
-
公开(公告)号：FR2982101A1
公开(公告)日：2013-05-03
申请号：FR1159924
申请日：2011-11-02
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： PETIGNY ROGER , GICQUEL HUGO , REAUTE FABIEN
Abstract: L'invention concerne un convertisseur analogique-numérique (ADC) entrelacé comprenant : des premier, deuxième et troisième sous-convertisseurs (ADC0 à ADC2) ; un bloc de commande (220) agencé pour contrôler le premier sous-convertisseur pour échantillonner un signal de test (Vtest) et le deuxième sous-convertisseur pour échantillonner un signal d'entrée (Vin) pendant une première période d'échantillonnage, et pour contrôler le deuxième sous-convertisseur pour échantillonner le signal de test et le troisième sous-convertisseur pour échantillonner le signal d'entrée pendant une deuxième période d'échantillonnage.
-
公开(公告)号：FR2947120B1
公开(公告)日：2011-07-15
申请号：FR0954071
申请日：2009-06-17
Applicant: ST MICROELECTRONICS GRENOBLE 2
Inventor： SABUT MARC , GICQUEL HUGO , REAUTE FABIEN
-
-
-
-
Search Results
5
records
(took 0.029 seconds)
