公开(公告)号：WO2014172159A8

公开(公告)日：2014-11-13

申请号：PCT/US2014033477

申请日：2014-04-09

Applicant: IBM ,  ST MICROELECTRONICS INC ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CHENG KANGGUO ,  DORIS BRUCE B ,  GRENOUILLET LAURENT ,  KHAKIFIROOZ ALI ,  LE TIEC YANNICK ,  LIU QING ,  VINET MAUD

IPC: H01L21/761 ,  H01L29/06

CPC classification number: H01L21/2253 ,  H01L21/761 ,  H01L21/7624 ,  H01L21/76243 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0684 ,  H01L29/66477 ,  H01L29/66772 ,  H01L29/78612 ,  H01L29/78648

Abstract: Methods for semiconductor fabrication include forming (304) a well in a semiconductor substrate. A pocket is formed (306) within the well, the pocket having an opposite doping polarity as the well to provide a p-n junction between the well and the pocket. Defects are created (310) at the p-n junction such that a leakage resistance of the p-n junction is decreased.

Abstract translation: 用于半导体制造的方法包括在半导体衬底中形成（304）阱。 在阱内形成口袋（306），该口袋具有与阱相反的掺杂极性，以在阱和口袋之间提供p-n结。 在p-n结处产生缺陷（310），使得p-n结的漏电阻降低。

公开(公告)号：FR2999800B1

公开(公告)日：2017-10-13

申请号：FR1262012

申请日：2012-12-13

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS INC ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： FENOUILLET-BERANGER CLAIRE ,  DENORME STEPHANE ,  LOUBET NICOLAS ,  LIU QING ,  RICHARD EMMANUEL ,  PERREAU PIERRE

IPC: H01L21/71

Abstract: L'invention concerne un procédé de fabrication d'un substrat hybride SOI/massif, comprenant les étapes suivantes : a) partir d'une plaquette SOI comprenant une couche semiconductrice monocristalline appelée couche SOI (3), sur une couche isolante (2), sur un substrat semiconducteur monocristallin (1) ; b) déposer sur la couche SOI au moins une couche de masquage (17, 18) et former des ouvertures traversant la couche de masquage, la couche SOI et la couche isolante jusqu'à atteindre le substrat ; c) faire croître par une alternance répétée d'étapes d'épitaxie sélective et de gravure partielle un matériau semi-conducteur (27) ; et d) graver des tranchées d'isolement entourant lesdites ouvertures remplies de matériau semiconducteur, en empiétant vers l'intérieur sur la périphérie des ouvertures.

公开(公告)号：DE102015120488A1

公开(公告)日：2016-11-10

申请号：DE102015120488

申请日：2015-11-26

Applicant: ST MICROELECTRONICS INC

Inventor： LIU QING ,  MORIN PIERRE

IPC: H01L21/8238 ,  H01L27/088

Abstract: Eine zugverspannte Siliziumschicht wird strukturiert, um eine erste Gruppe von Rippen in einem ersten Substratbereich und eine zweite Gruppe von Rippen in einem zweiten Substratbereich zu bilden. Die zweite Gruppe von Rippen wird mit einem zugverspannten Material bedeckt, und es wird ein Glühen durchgeführt, um das zugverspannte Siliziumhalbleitermaterial in der zweiten Gruppe von Rippen zu entspannen und entspannte Silizium-Halbleiterrippen in dem zweiten Bereich herzustellen. Die erste Gruppe von Rippen wird mit einer Maske bedeckt, und auf den entspannten Silizium-Halbleiterrippen wird Silizium-Germanium-Material vorgesehen. Danach wird eine Diffusion von Germanium aus dem Silizium-Germanium-Material in die entspannten Silizium-Halbleiterrippen bewirkt, um druckverspannte Silizium-Germanium-Halbleiterrippen in dem zweiten Substratbereich zu erzeugen (aus welchen p-Kanal-FinFET-Bauelemente gebildet werden). Die Maske wird entfernt, um zugverspannte Silizium-Halbleiterrippen in dem ersten Substratbereich freizulegen (aus welchen n-Kanal-FinFET-Bauelemente gebildet werden).

公开(公告)号：FR2999800A1

公开(公告)日：2014-06-20

申请号：FR1262012

申请日：2012-12-13

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS INC ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： FENOUILLET-BERANGER CLAIRE ,  DENORME STEPHANE ,  LOUBET NICOLAS ,  LIU QING ,  RICHARD EMMANUEL ,  PERREAU PIERRE

IPC: H01L21/71

Abstract: L'invention concerne un procédé de fabrication d'un substrat hybride SOI/massif, comprenant les étapes suivantes : a) partir d'une plaquette SOI comprenant une couche semiconductrice monocristalline appelée couche SOI (3), sur une couche isolante (2), sur un substrat semiconducteur monocristallin (1) ; b) déposer sur la couche SOI au moins une couche de masquage (17, 18) et former des ouvertures traversant la couche de masquage, la couche SOI et la couche isolante jusqu'à atteindre le substrat ; c) faire croître par une alternance répétée d'étapes d'épitaxie sélective et de gravure partielle un matériau semi-conducteur (27) ; et d) graver des tranchées d'isolement entourant lesdites ouvertures remplies de matériau semiconducteur, en empiétant vers l'intérieur sur la périphérie des ouvertures.

公开(公告)号：DE102015120464A1

公开(公告)日：2016-10-20

申请号：DE102015120464

申请日：2015-11-25

Applicant: ST MICROELECTRONICS INC

Inventor： LIU QING ,  ZHANG JOHN H

IPC: H01L27/24

Abstract: Eine Struktur eines resistiven Direktzugriffsspeichers (RRAM) wird auf einem Trägersubstrat gebildet und umfasst eine erste Elektrode und eine zweite Elektrode. Die erste Elektrode ist aus einer silicidierten Finne auf dem Trägersubstrat und einer ersten Metalldeckschicht hergestellt, welche die silicidierte Finne bedeckt. Eine Dielektrikumsmaterialschicht, welche eine konfigurierbare resistive Eigenschaft aufweist, bedeckt zumindest einen Teil der ersten Metalldeckschicht. Die zweite Elektrode ist aus einer zweiten Metalldeckschicht, welche die Dielektrikumsmaterialschicht bedeckt, und einer Metallfüllung in Kontakt mit der zweiten Metalldeckschicht hergestellt. Eine nichtflüchtige Speicherzelle umfasst die RRAM-Struktur, elektrisch verbunden zwischen einem Zugangstransistor und einer Bitleitung.

公开(公告)号：DE102015115219A1

公开(公告)日：2016-04-28

申请号：DE102015115219

申请日：2015-09-10

Applicant: ST MICROELECTRONICS INC

Inventor： LIU QING ,  KLEEMEIER WALTER

IPC: H01L27/092 ,  H01L21/283 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/417 ,  H01L29/43

Abstract: Eine integrierte Schaltung umfasst ein Substrat, das einen Transistor trägt, der eine Sourceregion und eine Drainregion aufweist. Eine mit einer hohen Dotierkonzentration deltadotierte Schicht ist auf der Sourceregion und Drainregion des Transistors vorhanden. Ein Kontaktsatz erstreckt sich durch eine Vormetalldielektrikumschicht, die den Transistor abdeckt. Eine Silizidregion ist an einer Unterseite des Kontaktsatzes vorgesehen. Die Silizidregion ist durch eine Salizidierungsreaktion zwischen einem Metall, das an der Unterseite von dem Kontakt vorhanden ist, und der mit einer hohen Dotierkonzentration deltadotierten Schicht auf der Sourceregion und Drainregion des Transistors gebildet.