-
公开(公告)号：FR3048816A1
公开(公告)日：2017-09-15
申请号：FR1651963
申请日：2016-03-09
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： MAITREJEAN SYLVAIN , AUGENDRE EMMANUEL , MORIN PIERRE , REBOH SHAY
IPC: H01L21/331
Abstract: Réalisation d'un dispositif à transistor(s), doté d'au moins un transistor de type P à structure de canal contraint en compression en contrainte uni-axiale à partir d'une couche en silicium contraint en tension bi-axiale, par amorphisation recristallisation puis condensation Germanium (figure 1D).
-
公开(公告)号：FR3048815A1
公开(公告)日：2017-09-15
申请号：FR1652112
申请日：2016-03-14
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： AUGENDRE EMMANUEL , LOUBET NICOLAS , MAITREJEAN SYLVAIN , MORIN PIERRE
IPC: H01L21/20
Abstract: Procédé de réalisation d'une structure comprenant une ou plusieurs zones semi-conductrices contraintes apte(s) à former respectivement une ou plusieurs régions de canal de transistor(s), le procédé comprenant des étapes consistant à : a) prévoir un substrat (1) revêtu d'une couche (3) de masquage dotée d'une ou plusieurs premières fentes (4a) dévoilant respectivement une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s) (6a) en un premier matériau semi-conducteur (5) et s'étendant dans une première direction, b) faire croitre un deuxième matériau semi-conducteur (7) ayant un paramètre de maille différent de celui du premier matériau semi-conducteur (5), de sorte à former sur lesdites une ou plusieurs premières portions semi-conductrices oblongues (6a) : un ou plusieurs premiers blocs semi-conducteurs contraints (18a) selon la première direction.
-
3.发明专利
公开(公告)号：SG11201609300VA
公开(公告)日：2016-12-29
申请号：SG11201609300V
申请日：2015-04-28
Applicant: SOITEC SILICON ON INSULATOR , ST MICROELECTRONICS INC
Inventor： ALLIBERT FREDERIC , MORIN PIERRE
IPC: H01L21/84
-
公开(公告)号：FR3012667A1
公开(公告)日：2015-05-01
申请号：FR1360676
申请日：2013-10-31
Inventor： RIDEAU DENIS , BAYLAC ELISE , JOSSE EMMANUEL , MORIN PIERRE , NIER OLIVIER
IPC: H01L21/336
Abstract: L'invention concerne un procédé pour former une couche semiconductrice ayant une contrainte uniaxiale comprenant : former, dans une structure semiconductrice comprenant une couche semiconductrice contrainte, une ou plusieurs premières tranchées d'isolement dans une première direction pour délimiter une première dimension (WT, LT) d'au moins un transistor à former dans la structure semiconductrice ; former, dans la structure semiconductrice, une ou plusieurs deuxièmes tranchées d'isolement dans une deuxième direction pour délimiter une deuxième dimension dudit au moins un transistor, les premières et deuxièmes tranchées d'isolement étant au moins partiellement remplies d'un matériau isolant ; et avant ou après la formation des deuxièmes tranchées d'isolement, diminuer la viscosité du matériau isolant dans les premières tranchées d'isolement par une implantation d'atomes d'un premier matériau dans les premières tranchées d'isolement, dans laquelle les atomes du premier matériau ne sont pas implantés dans -les deuxièmes tranchées d'isolement.
-
公开(公告)号：FR3048816B1
公开(公告)日：2018-04-13
申请号：FR1651963
申请日：2016-03-09
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： MAITREJEAN SYLVAIN , AUGENDRE EMMANUEL , MORIN PIERRE , REBOH SHAY
IPC: H01L21/331
-
Patent Agency Ranking
公开(公告)号：DE102015120488A1
公开(公告)日：2016-11-10
申请号：DE102015120488
申请日：2015-11-26
Applicant: ST MICROELECTRONICS INC
Inventor： LIU QING , MORIN PIERRE
IPC: H01L21/8238 , H01L27/088
Abstract: Eine zugverspannte Siliziumschicht wird strukturiert, um eine erste Gruppe von Rippen in einem ersten Substratbereich und eine zweite Gruppe von Rippen in einem zweiten Substratbereich zu bilden. Die zweite Gruppe von Rippen wird mit einem zugverspannten Material bedeckt, und es wird ein Glühen durchgeführt, um das zugverspannte Siliziumhalbleitermaterial in der zweiten Gruppe von Rippen zu entspannen und entspannte Silizium-Halbleiterrippen in dem zweiten Bereich herzustellen. Die erste Gruppe von Rippen wird mit einer Maske bedeckt, und auf den entspannten Silizium-Halbleiterrippen wird Silizium-Germanium-Material vorgesehen. Danach wird eine Diffusion von Germanium aus dem Silizium-Germanium-Material in die entspannten Silizium-Halbleiterrippen bewirkt, um druckverspannte Silizium-Germanium-Halbleiterrippen in dem zweiten Substratbereich zu erzeugen (aus welchen p-Kanal-FinFET-Bauelemente gebildet werden). Die Maske wird entfernt, um zugverspannte Silizium-Halbleiterrippen in dem ersten Substratbereich freizulegen (aus welchen n-Kanal-FinFET-Bauelemente gebildet werden).
-
公开(公告)号：FR3048815B1
公开(公告)日：2019-05-10
申请号：FR1652112
申请日：2016-03-14
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： AUGENDRE EMMANUEL , LOUBET NICOLAS , MAITREJEAN SYLVAIN , MORIN PIERRE
IPC: H01L21/20
Abstract: Procédé de réalisation d'une structure comprenant une ou plusieurs zones semi-conductrices contraintes apte(s) à former respectivement une ou plusieurs régions de canal de transistor(s), le procédé comprenant des étapes consistant à : a) prévoir un substrat (1) revêtu d'une couche (3) de masquage dotée d'une ou plusieurs premières fentes (4a) dévoilant respectivement une ou plusieurs premières portion(s) semi-conductrice(s) oblongue(s) (6a) en un premier matériau semi-conducteur (5) et s'étendant dans une première direction, b) faire croitre un deuxième matériau semi-conducteur (7) ayant un paramètre de maille différent de celui du premier matériau semi-conducteur (5), de sorte à former sur lesdites une ou plusieurs premières portions semi-conductrices oblongues (6a) : un ou plusieurs premiers blocs semi-conducteurs contraints (18a) selon la première direction.
-
公开(公告)号：FR3029012A1
公开(公告)日：2016-05-27
申请号：FR1461459
申请日：2014-11-25
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： REBOH SHAY , MORIN PIERRE
IPC: H01L21/335
Abstract: Procédé de fabrication d'au moins une structure semi-conductrice de canal de transistor contraint, comprenant les étapes de formation, sur une zone semiconductrice destinée à former une région de canal d'un transistor, d'un bloc de grille sacrificielle et d'espaceurs isolants (17a) agencés contre des faces latérales du bloc de grille sacrificielle ; formation de régions sacrificielles (20) contre des faces latérales de ladite zone semi-conductrice, lesdites régions sacrificielles (20) étant configurées pour appliquer une contrainte sur ladite zone semi-conductrice; suppression dudit bloc de grille sacrificielle entre lesdites espaceurs isolants (17a) ; remplacement dudit bloc de grille sacrificielle par un bloc de grille de remplacement entre lesdites espaceurs isolants (17a) ; suppression desdites régions sacrificielles (20) ; et remplacement desdites régions sacrificielles (20) par des régions de remplacement contre des faces latérales de ladite zone semi-conductrice.
-
公开(公告)号：FR3009646A1
公开(公告)日：2015-02-13
申请号：FR1357806
申请日：2013-08-06
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS INC
Inventor： MORIN PIERRE , RIDEAU DENIS , NIER OLIVIER
IPC: H01L21/336
Abstract: L'invention concerne un procédé pour contraindre une couche semiconductrice comprenant : déposer, sur une structure du type semiconducteur sur isolant (SOI) comportant une couche semiconductrice en contact avec une couche isolante, une couche de contrainte ; contraindre localement la couche semiconductrice en formant une ou plusieurs ouvertures dans la couche de contrainte, lesdites ouvertures étant alignées sur des premières régions de la couche semiconductrice dans lesquelles des canaux de transistors doivent être formés ; et déformer des deuxièmes régions de la couche isolante adjacentes aux premières régions en diminuant temporairement, par un recuit, la viscosité de la couche isolante.
-
公开(公告)号：FR3029012B1
公开(公告)日：2017-12-22
申请号：FR1461459
申请日：2014-11-25
Applicant: COMMISSARIAT ENERGIE ATOMIQUE , ST MICROELECTRONICS INC
Inventor： REBOH SHAY , MORIN PIERRE
IPC: H01L21/335
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
