公开(公告)号：FR3064111B1

公开(公告)日：2019-04-19

申请号：FR1752069

申请日：2017-03-14

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  NIEL STEPHAN ,  RICHARD EMMANUEL ,  WEBER OLIVIER

IPC: H01L21/331 ,  H01L21/822 ,  H01L29/72

Abstract: L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones ; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones ; c) déposer une couche d'interface (21) sur les premières zones ; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.

公开(公告)号：FR3102296A1

公开(公告)日：2021-04-23

申请号：FR1911549

申请日：2019-10-16

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  MARZAKI ABDERREZAK

IPC: H01L21/76 ,  H01L21/027 ,  H01L21/306 ,  H01L21/318

Abstract: Le procédé de fabrication de circuit intégré comprend une phase de formation de tranchées comprenant : - une formation d’une première couche d’arrêt (20) ; - une formation d’une deuxième couche d’arrêt (30) sur la première couche d’arrêt (20) dans une deuxième zone (Z2) seulement ; - une gravure sèche (400) configurée pour graver en un temps donné la première couche d’arrêt (20) puis au moins une première tranchée (410) dans le substrat (10) jusqu’à une première profondeur (P1), et pour graver en même temps dans la deuxième zone (Z2), la deuxième couche d’arrêt (30), puis la première couche d’arrêt (20), puis au moins une deuxième tranchée (420) dans le substrat (10) jusqu’à une deuxième profondeur (P2), la deuxième profondeur (P2) étant inférieure à la première profondeur (P1). Figure pour l’abrégé : Fig 12

公开(公告)号：FR3103628A1

公开(公告)日：2021-05-28

申请号：FR1913092

申请日：2019-11-22

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  NIEL STEPHAN ,  GAVE LEO

IPC: H01L21/266 ,  H01L21/306

Abstract: Le présent texte concerne un procédé de fabrication d’un dispositif électronique, comprenant les étapes suivantes :(a) fourniture d’un substrat semi-conducteur (1) recouvert successivement d’une couche électriquement isolante (2) et d’une couche de nitrure de silicium (3),(b) implantation localisée d’espèces ioniques dans une première région (3A) de la couche de nitrure de silicium, avec une énergie adaptée pour implanter une partie desdites espèces dans une première région (2A) de la couche électriquement isolante située sous la première région de la couche de nitrure de silicium, au moins une seconde région (3B) de la couche de nitrure de silicium et une région (2B) de la couche électriquement isolante située sous la seconde région de la couche de nitrure de silicium étant protégées de ladite implantation, (c) gravure d’au moins une tranchée (4) dans une partie du substrat semi-conducteur (1) au travers de la couche de nitrure de silicium (3) et de la couche électriquement isolante (2), ladite tranchée (4) séparant la première région (2A) de la seconde région (2B) de la couche électriquement isolante, (d) gravure sélective de la couche électriquement isolante (2),la vitesse de gravure du matériau de la couche électriquement isolante dans la première région (2A) étant supérieure à la vitesse de gravure dans la deuxième région (2B). Figure pour l’abrégé : Fig 6

公开(公告)号：FR3067516B1

公开(公告)日：2020-07-10

申请号：FR1755226

申请日：2017-06-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  CHAIRAT FREDERIC ,  BLANC NOEMIE ,  BLOT EMMANUEL ,  ROUX PHILIPPE ,  THERET GERALD

IPC: H01L21/18 ,  H01L21/76

Abstract: L'invention concerne un procédé de fabrication de première (16P) et deuxième (16N) régions semiconductrices séparées par des tranchées isolantes (22), comprenant : a) recouvrir un substrat semiconducteur de nitrure de silicium ; b) doper par implantation ionique le nitrure de silicium situé au-dessus de la première région ; c) graver les tranchées (22) à travers le nitrure de silicium ; d) graver partiellement de manière isotrope le nitrure de silicium dopé ; e) remplir les tranchées d'un isolant jusqu'à un niveau situé au-dessus de celui de la première région ; et f) retirer le nitrure de silicium, d'où il résulte que les bords de la première région seulement sont recouverts d'un anneau d'isolant (50).

公开(公告)号：FR3069702A1

公开(公告)日：2019-02-01

申请号：FR1757144

申请日：2017-07-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK

IPC: H01L21/77 ,  H01L21/335

Abstract: L'invention concerne un procédé de fabrication simultanée d'un transistor MOS de type SOI, et de premier et deuxième transistors sur substrat massif, comprenant : a) prévoir une couche semiconductrice (104) sur une couche isolante (102) recouvrant un substrat semiconducteur (100) ; b) former un masque comportant, au-dessus de l'emplacement (202N) du deuxième transistor, une ouverture centrale moins large que le deuxième transistor à former ; c) à l'aplomb de l'ouverture, graver entièrement les couches semiconductrice et isolante, d'où il résulte des portions restantes (210) de la couche isolante à l'emplacement du deuxième transistor ; d) faire croître par épitaxie du semiconducteur jusqu'au niveau supérieur de la couche semiconductrice (104) ; e) former des tranchées isolantes (124) ; et f) former les isolants de grille (132, 220) des transistors, l'isolant de grille (220) du deuxième transistor comprenant au moins une partie desdites portions restantes (210) de la couche isolante (102).

公开(公告)号：FR3131801B1

公开(公告)日：2025-05-02

申请号：FR2200145

申请日：2022-01-10

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN ,  JULIEN FRANCK

IPC: C23C16/42 ,  H01P1/15

Abstract: Interrupteur Radio Fréquence La présente description concerne un procédé de fabrication d'un dispositif comprenant un interrupteur radio fréquence (10), le procédé comprenant : a. la formation d'une première couche de siliciure (29) sur une deuxième couche conductrice ou semiconductrice (16, 18, 22) ; b. la formation d'une troisième couche isolante (26) sur la première couche (29) ; c. la formation dans la troisième couche isolante (26) d'une cavité (32) atteignant la première couche de siliciure (29) ; d. la formation d'une quatrième couche métallique (34) dans la cavité (32) en contact avec la première couche de siliciure (29) ; e. un recuit non oxydant ; et f. le remplissage de la cavité (32) par un matériau conducteur (38). Figure pour l'abrégé : Fig. 4

公开(公告)号：FR3099640A1

公开(公告)日：2021-02-05

申请号：FR1908775

申请日：2019-07-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK ,  MARZAKI ABDERREZAK

IPC: H01L23/50 ,  H01L21/8238 ,  H01L29/788

Abstract: Le procédé de fabrication d’un circuit intégré comprend une fabrication d’au moins un premier transistor configuré pour fonctionner à une tension d’alimentation comprise entre 1,8V et 5V et une fabrication d’au moins un transistor à grille flottante, dans lequel lesdites fabrications du premier transistor et du transistor à grille flottante comprennent une étape commune de formation d’une couche diélectrique configurée pour former une couche diélectrique tunnel du transistor à grille flottante, destinée à permettre des transferts de charges par effet Fowler-Nordheim à des tensions supérieures à 10V, et pour former une couche diélectrique de grille du premier transistor. Figure pour l’abrégé : Fig 2

公开(公告)号：FR3099638A1

公开(公告)日：2021-02-05

申请号：FR1908778

申请日：2019-07-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  JULIEN FRANCK

IPC: H01L21/8249 ,  H01L21/426 ,  H01L29/739

Abstract: Le procédé de fabrication de transistors du type à effet de champ à grille métal-oxyde « MOSFET », comprend une étape d’implantation de régions de drains faiblement dopées et une étape de formation de régions de grilles ayant une longueur physique de grille (Lgate) associée à une longueur de canal de référence. L’étape d’implantation de régions de drain faiblement dopées est exécutée avant l’étape de formation de régions de grilles, et comprend une formation d’un masque d’implantation définissant les régions de drains faiblement dopées et une longueur effective de canal (Leff) de chaque transistor MOSFET, la formation du masque d’implantation étant configurée pour définir une longueur effective de canal (Leff) d’au moins un transistor MOSFET différente de la longueur de canal de référence respective. Figure de l’abrégé : figure 1

公开(公告)号：FR3076394A1

公开(公告)日：2019-07-05

申请号：FR1850048

申请日：2018-01-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： REGNIER ARNAUD ,  MORILLON DANN ,  JULIEN FRANCK ,  HESSE MARJORIE

IPC: H01L21/8249 ,  H01L29/94

Abstract: L'invention concerne un procédé de fabrication d'un transistor MOS dans lequel des espaceurs (10) sont formés avant la grille (14).

公开(公告)号：FR3068507A1

公开(公告)日：2019-01-04

申请号：FR1756181

申请日：2017-06-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： JULIEN FRANCK

IPC: H01L21/02 ,  H01L21/318 ,  H01L21/469 ,  H01L21/8232

Abstract: L'invention concerne un procédé de fabrication de première (16P) et deuxième (16N) régions semiconductrices séparées par des tranchées isolantes (22), comprenant successivement : recouvrir un substrat semiconducteur (10) d'une première couche de nitrure de silicium et la première région d'une couche de protection ; recouvrir la structure d'une deuxième couche de nitrure de silicium ; graver puis remplir les tranchées d'un oxyde de remplissage jusqu'à un niveau situé au-dessus de la couche de protection ; retirer sélectivement la deuxième couche de nitrure et la partie de la première couche de nitrure située sur la deuxième région ; retirer la couche de protection, et graver sélectivement l'oxyde de remplissage par gravure humide, d'où il résulte des cuvettes (28) autour de la deuxième région (16N) ; et retirer sélectivement la partie de la première couche de nitrure de silicium située sur la première région (16P).