公开(公告)号：FR3006095A1

公开(公告)日：2014-11-28

申请号：FR1354713

申请日：2013-05-24

Applicant: ST MICROELECTRONICS SA

Inventor： MENUT OLIVIER ,  TURGIS DAVID ,  CIAMPOLINI LORENZO

IPC: G11C15/04 ,  G11C11/401

Abstract: Cellule (1) de mémoire adressable par contenu ternaire, configurée pour comparer une donnée binaire d'entrée présente au niveau d'une borne d'entrée SL de la cellule, avec deux données binaires de référence, et délivrer un signal de concordance au niveau d'une ligne de concordance ML à laquelle est reliée ladite cellule, ladite cellule incluant : • un premier circuit de stockage(2) dont un point (23) est à un potentiel représentatif de la première donnée binaire de référence ; • un second circuit de stockage (3) dont un point (33) est à un potentiel représentatif de la seconde donnée binaire de référence ; • un circuit de comparaison (4), connecté auxdits points (23, 33) des premier et second circuits de stockage (23), et à ladite borne d'entrée SL de la cellule, et présentant un point de comparaison (50) dont le potentiel est représentatif de la comparaison de la donnée binaire d'entrée avec les première et seconde données de référence, dans lequel ledit point de comparaison (50) est connecté à un étage de sortie (5), ledit étage de sortie étant connecté à la ligne de concordance ML, et configuré pour délivrer sur la ligne de concordance un signal fondé sur le potentiel du point de comparaison.

公开(公告)号：FR3006096A1

公开(公告)日：2014-11-28

申请号：FR1354714

申请日：2013-05-24

Applicant: ST MICROELECTRONICS SA

Inventor： MENUT OLIVIER ,  TURGIS DAVID ,  CIAMPOLINI LORENZO

IPC: G11C15/04 ,  G11C11/401

Abstract: Composant électronique incluant une mémoire adressable par contenu ternaire, configurée pour comparer les données d'entrée avec un ensemble de mots de données de référence préenregistrés, ladite mémoire comportant une matrice de cellules élémentaires (100, 200, 300, 400) disposée en lignes et colonnes, chaque ligne comportant des cellules dans chacune desquelles est enregistré un bit d'un des mots de données de référence, les cellules d'une même colonne étant dédiées à la comparaison de même bit du mot de données d'entrée, chaque cellule comportant : • deux points mémoire (102, 103) dans lesquels sont stockés des données représentatives du bit de données de référence ; • un circuit de comparaison (104, 204, 304, 404) connecté auxdits points mémoires et présentant un point de comparaison (150) dont le potentiel est représentatif de la comparaison du bit de la donnée d'entrée et des données stockées dans lesdits points mémoires, et comportant également un circuit commun de comparaison (50) auquel sont connectés les circuits de comparaison (104, 204, 304, 404) de tout ou partie des cellules d'une même colonne, ledit circuit de comparaison comportant des bornes (44, 47) sur lesquelles sont appliquées le bit du mot de données d'entrée (SL) et son complémentaire (/SL).