公开(公告)号：DE69614181D1

公开(公告)日：2001-09-06

申请号：DE69614181

申请日：1996-04-24

Applicant: ST MICROELECTRONICS SA

Inventor： COMMINGES MARTIAL ,  DELL OVA FRANCIS ,  PAILLARDET FREDERIC

IPC: H03M1/74

Abstract: The converter includes a number of MOS transistors with P type channel (MP) connected in parallel through their gates and sources which are connected to a voltage Vcc. A number of MOS transistors with N type channel (MN) are also connected in parallel with their gates and sources, the latter being connected to a voltage GND. The drains of the first group of transistors are linked to differential output lines (Vout) via two switches (KP, KP). Other two switches (KN, KN) connect the drains of the second group of transistors to the same lines. A differential input stage (12) is made up of two MOS transistors (MP1, MP2) and a current source (140.

公开(公告)号：FR2891419A1

公开(公告)日：2007-03-30

申请号：FR0509788

申请日：2005-09-23

Applicant: ST MICROELECTRONICS SA

Inventor： PAUMIER LAURENT ,  URARD PASCAL ,  COMMINGES MARTIAL

IPC: H03M13/11 ,  H03M13/29 ,  H04B7/185 ,  H04N7/24

Abstract: Un système réalisé par exemple sous la forme d'un SoC comprend un premier démodulateur (54a) pour générer un premier flux d'informations à décoder (S1), et un second démodulateur (54b) pour générer un second flux d'informations à décoder (S2), et un décodeur par blocs (52). Le décodeur par blocs comprend une mémoire d'entrée pour mémoriser des blocs d'informations du premier flux d'informations et des blocs d'informations du second flux d'informations et, une unité de décodage par blocs configurée pour traiter, à partir de la mémoire d'entrée, les blocs d'informations des premier et second flux d'informations.