公开(公告)号：FR2872356B1

公开(公告)日：2007-01-19

申请号：FR0406952

申请日：2004-06-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

IPC: H03K3/356 ,  G11C11/412 ,  H03K3/037 ,  H03K19/094

Abstract: A bistable circuit includes a first inverter and a capacitive inversion circuit having one input coupled to an output of the first inverter. The capacitive inversion circuit includes a second inverter and a capacitive circuit parallel-coupled to the input and an output of the capacitive inversion circuit. The bistable circuit also includes a switch to isolate the output of the capacitive inversion circuit from an input of the first inverter when the switch receives an active validation signal or, if not, to couple the output of the capacitive inversion circuit to the input of the first inverter.

公开(公告)号：FR2872356A1

公开(公告)日：2005-12-30

申请号：FR0406952

申请日：2004-06-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

IPC: G11C11/412 ,  H03K3/037 ,  H03K3/356 ,  H03K19/094

Abstract: L'invention concerne un circuit bistable comprenant un premier inverseur (I1) et un circuit d'inversion capacitif dont une entrée est connectée à une sortie (S) du premier inverseur (I1).Selon l'invention, le circuit d'inversion capacitif comprend un moyen pour isoler (INT ; T3, T4) une sortie du circuit d'inversion capacitif d'une entrée (E) du premier inverseur (I1) lorsque le dit moyen d'isolation reçoit une signal de validation (GATE) actif, ou pour connecter la dite sortie du circuit d'inversion capacitif à l'entrée (E) du premier inverseur (I1) sinon.L'invention concerne également une bascule latch et une bascule flip-flop comprenant un circuit bistable selon l'invention.