公开(公告)号：FR3101449A1

公开(公告)日：2021-04-02

申请号：FR1910707

申请日：2019-09-27

Applicant: ST MICROELECTRONICS SA

Inventor： GOMEZ GOMEZ RICARDO ,  CLERC SYLVAIN

IPC: G06F11/16

Abstract: Détection et correction d'erreurs La présente description concerne un procédé de détection et de correction d'erreurs comprenant la comparaison d'au moins trois dispositifs (100A, 100B, 100C) identiques comprenant chacun au moins une chaîne (103A, 103B, 103C) de données de test, comprenant les étapes suivantes : (a) les données de test en dernière position dans ladite chaîne (103A, 103B, 103C) desdits au moins trois dispositifs (100A, 100B, 100C) sont comparées ; (b) les autres données de test sont avancées d'une position dans leur chaîne (103A, 103B, 103C) ; et (c) le résultat de la comparaison de l'étape (a) est écrit en première position dans ladite chaîne (103A, 103B, 103C), les étapes (a), (b), et (c) sont répétées jusqu'à ce que toutes les données de test desdites chaînes (103A, 103B, 103C) sont comparées. Figure pour l'abrégé : Fig. 2

公开(公告)号：FR3003996A1

公开(公告)日：2014-10-03

申请号：FR1352849

申请日：2013-03-28

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： CLERC SYLVAIN ,  ABOUZEID FADY ,  GIRAUD BASTIEN ,  NOEL JEAN-PHILIPPE ,  ROCHE PHILIPPE ,  THONNART YVAIN

IPC: H01L21/00 ,  G06F1/04 ,  H03K5/19 ,  H03K19/003 ,  H03K19/08

Abstract: Procédé de commande d'un circuit intégré, comportant : -la fourniture (100) d'un circuit intégré comprenant : • une pluralité de cellules logiques, incluant chacune des premier et second transistors à effet de champ ; • une cellule d'arbre d'horloge, incluant des troisième et quatrième transistors à effet de champ ; -l'application (102) de première et seconde différences de potentiel électrique de grille arrière sur les, respectivement, premier et second transistors de mêmes cellules logiques ; -l'application (104) d'une troisième différence de potentiel électrique de grille arrière sur le troisième transistor, présentant une valeur supérieure à la première différence de potentiel appliquée au même moment, ou -l'application d'une quatrième différence de potentiel électrique de grille arrière sur le quatrième transistor, présentant une valeur supérieure à la seconde différence de potentiel appliquée au même moment.

公开(公告)号：FR3000296A1

公开(公告)日：2014-06-27

申请号：FR1262812

申请日：2012-12-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： THONNART YVAIN ,  GIRAUD BASTIEN ,  ABOUZEID FADY ,  CLERC SYLVAIN ,  NOEL JEAN-PHILIPPE

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré, comprenant -un bloc comportant comportant : • un premier (38) et un second (40) caissons semi-conducteurs de dopages opposés ; • des cellules standard (42, 43), placées les unes à côté des autres, chaque cellule standard (42) comportant des premiers transistors (60, 62);une cellule d'arbre d'horloge (30), entourée par les cellules standard, la cellule d'arbre d'horloge (30) comportant : - un troisième caisson semi-conducteur (104), présentant un dopage de même type que le dopage du premier caisson (38) ; - des seconds transistors (100, 102); - une bande semi-conductrice (106), s'étendant continûment autour du troisième caisson (104) et présentant un dopage de type opposé au dopage du troisième caisson, pour isoler électriquement le troisième caisson (104) du premier caisson (38).

公开(公告)号：FR3000295A1

公开(公告)日：2014-06-27

申请号：FR1262811

申请日：2012-12-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： GIRAUD BASTIEN ,  ABOUZEID FADY ,  CLERC SYLVAIN ,  NOEL JEAN-PHILIPPE ,  THONNART YVAIN

IPC: H01L27/088

Abstract: L'invention concerne un circuit intégré comprenant : • un premier caisson (60) semi-conducteur ; • une pluralité de cellules standard (66), chaque cellule standard comportant un premier transistor à effet de champ de technologie FDSOI comprenant un premier plan de masse semi-conducteur, situé immédiatement sur le premier caisson ;ne cellule d'arbre d'horloge (30), contiguë à des cellules standard, la cellule d'arbre d'horloge comportant un second transistor à effet de champ de technologie FDSOI lequel comporte un second plan de masse semi-conducteur situé immédiatement sur le premier caisson (60), de manière à former une jonction p-n avec ce premier caisson. Le circuit intégré comporte un réseau d'alimentation (51) électrique apte à appliquer des polarisations électriques distinctes directement sur les premier et second plans de masse.

公开(公告)号：FR2976114A1

公开(公告)日：2012-12-07

申请号：FR1154833

申请日：2011-06-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： CLERC SYLVAIN ,  CAMUS LUDOVIC ,  JACQUET FRANCOIS

IPC: G11C11/401 ,  G11C8/16 ,  G11C11/41

Abstract: L'invention concerne une mémoire vive double port comprenant au moins une cellule mémoire élémentaire associée à deux paires de lignes de bits (BLTa/BLFa, BLTb/BLFb) et à deux lignes de mots (WLa, WLb), caractérisée en ce qu'elle comprend des moyens de connexion (34, 36) de premières lignes de chaque paire entre elles et de deuxièmes lignes de chaque paire entre elles lors d'étapes de lecture et d'écriture simultanées dans ladite cellule élémentaire.

公开(公告)号：FR2960720A1

公开(公告)日：2011-12-02

申请号：FR1054032

申请日：2010-05-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  FIRMIN FABIAN ,  ROCHE PHILIPPE

IPC: H03K19/003

Abstract: Procédé de protection d'un bloc logique (A ) contre des radiations externes, ledit circuit électronique (A ) comportant au moins une sortie. On effectue au moins une duplication du circuit électronique (A ), la duplication étant une duplication au moins fonctionnelle du circuit électronique (A ), et on relie respectivement les sorties des circuit électronique (A , A ) à des entrées homologues d'éléments combinatoires ou séquentiels (21, 22) au moins fonctionnellement identiques, et on relie ensemble les sorties (S) homologues de tous les éléments combinatoires ou séquentiels (21, 22).

公开(公告)号：FR2905043A1

公开(公告)日：2008-02-22

申请号：FR0607335

申请日：2006-08-16

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN

IPC: H03K3/3562 ,  H03K5/06

Abstract: L'invention concerne un circuit bistable à basculement d'état sur les fronts d'un signal d'horloge (CLK), comprenant des moyens de précharge (P1) d'un noeud intermédiaire (M) du circuit, des moyens de retard (CH) définissant une fenêtre temporelle autour d'un front dudit signal d'horloge, des moyens de décharge (MN1/MN2/MN3) du noeud intermédiaire (M) commandés par au moins une donnée d'entrée (Data) permettant de décharger le noeud intermédiaire (M) pendant la durée de ladite fenêtre temporelle, caractérisé en ce que les moyens de retard (CH) comprennent des moyens (MND1/MND2/MND3) pour ajuster temporellement la durée de la fenêtre temporelle au temps de décharge du noeud intermédiaire (M) à travers lesdits moyens de décharge.

公开(公告)号：FR3000296B1

公开(公告)日：2015-02-27

申请号：FR1262812

申请日：2012-12-26

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： THONNART YVAIN ,  GIRAUD BASTIEN ,  ABOUZEID FADY ,  CLERC SYLVAIN ,  NOEL JEAN-PHILIPPE

IPC: H01L27/088

公开(公告)号：FR2922386B1

公开(公告)日：2013-08-30

申请号：FR0758346

申请日：2007-10-16

Applicant: ST MICROELECTRONICS SA

Inventor： LASBOUYGUES BENOIT ,  CLERC SYLVAIN ,  ARTIERI ALAIN ,  ZOUNES THOMAS ,  JACQUET FRANCOIS

IPC: H03K5/05

公开(公告)号：FR2956516B1

公开(公告)日：2012-12-07

申请号：FR1051043

申请日：2010-02-15

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  CENTRE NAT RECH SCIENT

Inventor： ABOUZEID FADY ,  CLERC SYLVAIN

IPC: G11C11/412 ,  H01L29/786