公开(公告)号：FR3092402B1

公开(公告)日：2021-10-22

申请号：FR1900935

申请日：2019-01-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

IPC: G01R29/02

Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR2875350B1

公开(公告)日：2006-12-15

申请号：FR0409784

申请日：2004-09-15

Applicant: ST MICROELECTRONICS SA

Inventor： JACQUET FRANCOIS ,  ROCHE PHILIPPE

IPC: H03K3/356 ,  H01L23/552 ,  H01L23/62 ,  H03K19/003 ,  H03K19/007

Abstract: A multivibrator includes a first data transfer port that receives, as input, multivibrator input data. A first, master, latch cell is connected on the output side of the first transfer port. A second, slave, latch cell is connected thereto through a second data transfer port placed between the first and second latch cells. Each latch cell includes a set of redundant data storage nodes for storing information in at least one pair of complementary nodes and circuitry for restoring information in its initial state, after a current or voltage spike has modified the information in one of the nodes of the said pair, on the basis of the information stored in the other node. The nodes of each pair are implanted opposite one another in a zone of a substrate defining the latch cell.

公开(公告)号：FR3092402A1

公开(公告)日：2020-08-07

申请号：FR1900935

申请日：2019-01-31

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： LECAT--MATHIEU DE BOISSAC CAPUCINE ,  ABOUZEID FADY ,  GASIOT GILLES ,  ROCHE PHILIPPE ,  MALHERBE VICTOR

IPC: G01R29/02

Abstract: Mesure de la durée d'une impulsion La présente description concerne un dispositif (1) comprenant : un premier circuit (11) comportant une première chaine d'étages (113a) identiques définissant des première et deuxième lignes à retard ; un deuxième circuit (14) comportant une deuxième chaine d'étages (113b) identiques aux étages de la première chaine, la deuxième chaine définissant des troisième et quatrième lignes à retard ; et un troisième circuit (13) reliant sélectivement la troisième ligne à retard, la quatrième ligne à retard ou une première entrée (133) du troisième circuit à une même entrée (112) du premier circuit (11). Figure pour l'abrégé : Fig. 1

公开(公告)号：FR2884968B1

公开(公告)日：2007-09-21

申请号：FR0503958

申请日：2005-04-20

Applicant: ST MICROELECTRONICS SA

Inventor： SCHOELLKOPF JEAN PIERRE ,  ROCHE PHILIPPE ,  JAOUEN HERVE

IPC: H01L27/11 ,  H01L21/768 ,  H01L21/8244

Abstract: The circuit has an intermediate layer (M0) placed between a surface (S0) of a substrate (100) and a metallization layer (M1), where the surface is covered by a stop layer (S10). Each of the intermediate, stop and metallization layers is constituted of two distinct dielectric materials in two zones, where the material in one zone presents a relative dielectric permittivity greater than that of the material in the other zone. An independent claim is also included for a method for fabricating an integrated electronic circuit.

公开(公告)号：FR2872356B1

公开(公告)日：2007-01-19

申请号：FR0406952

申请日：2004-06-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  ROCHE PHILIPPE ,  JAQUET FRANCOIS

IPC: H03K3/356 ,  G11C11/412 ,  H03K3/037 ,  H03K19/094

Abstract: A bistable circuit includes a first inverter and a capacitive inversion circuit having one input coupled to an output of the first inverter. The capacitive inversion circuit includes a second inverter and a capacitive circuit parallel-coupled to the input and an output of the capacitive inversion circuit. The bistable circuit also includes a switch to isolate the output of the capacitive inversion circuit from an input of the first inverter when the switch receives an active validation signal or, if not, to couple the output of the capacitive inversion circuit to the input of the first inverter.

公开(公告)号：FR2884988A1

公开(公告)日：2006-10-27

申请号：FR0504034

申请日：2005-04-22

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE ,  JACQUET FRANCOIS ,  CLERC SYLVAIN

IPC: H03K19/003 ,  H01L23/552

Abstract: Cette bascule protégée contre des pics de courant ou de tension comprend une première porte (P1) de transfert de données recevant, en entrée, des données d'entrée (D, DN) de la bascule, une première cellule de verrouillage maître (C1) raccordée en sortie de la première porte de transfert, une deuxième cellule de verrouillage esclave et une deuxième porte de transfert de données disposée entre les première et deuxième cellules de verrouillage, chaque cellule de verrouillage comprenant un ensemble de noeuds de stockage de données redondants.Les portes de transfert comprennent chacune des moyens (C' 1, C'2, C'3, C'4) pour écrire séparément des données dans chaque noeud de stockage.

公开(公告)号：FR2827443B1

公开(公告)日：2004-03-26

申请号：FR0109190

申请日：2001-07-11

Applicant: ST MICROELECTRONICS SA

Inventor： ROCHE PHILIPPE ,  HUGUES JEAN FRANCOIS ,  FERRANT RICHARD

IPC: H03K19/003 ,  H03K19/007

Abstract: A circuit (200) for protection against voltage or current spikes receives an initial clock signal (CI) and transmits at least one resultant clock signal (CN1, CN2, CP1, CP2) to a downstream circuit. This resultant clock signal is inactive if a random voltage or current spike appears upstream. This averts the possibility of disturbing the operation of the downstream circuit. Application to the protection of clock circuits for integrated circuits.

公开(公告)号：FR2833783A1

公开(公告)日：2003-06-20

申请号：FR0116072

申请日：2001-12-13

Applicant: ST MICROELECTRONICS SA

Inventor： SCHOELLKOPF JEAN PIERRE ,  JACQUET FRANCOIS ,  ROCHE PHILIPPE

IPC: G11C11/412 ,  H01L27/11 ,  H03K3/037 ,  H03K19/08

Abstract: The integrated circuit has a first (C1) and second (C2) capacitor connected in series between a first and second node. A control wire (450) is connected to the common point between the two capacitors.

公开(公告)号：FR3003996A1

公开(公告)日：2014-10-03

申请号：FR1352849

申请日：2013-03-28

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： CLERC SYLVAIN ,  ABOUZEID FADY ,  GIRAUD BASTIEN ,  NOEL JEAN-PHILIPPE ,  ROCHE PHILIPPE ,  THONNART YVAIN

IPC: H01L21/00 ,  G06F1/04 ,  H03K5/19 ,  H03K19/003 ,  H03K19/08

Abstract: Procédé de commande d'un circuit intégré, comportant : -la fourniture (100) d'un circuit intégré comprenant : • une pluralité de cellules logiques, incluant chacune des premier et second transistors à effet de champ ; • une cellule d'arbre d'horloge, incluant des troisième et quatrième transistors à effet de champ ; -l'application (102) de première et seconde différences de potentiel électrique de grille arrière sur les, respectivement, premier et second transistors de mêmes cellules logiques ; -l'application (104) d'une troisième différence de potentiel électrique de grille arrière sur le troisième transistor, présentant une valeur supérieure à la première différence de potentiel appliquée au même moment, ou -l'application d'une quatrième différence de potentiel électrique de grille arrière sur le quatrième transistor, présentant une valeur supérieure à la seconde différence de potentiel appliquée au même moment.

公开(公告)号：FR2960720A1

公开(公告)日：2011-12-02

申请号：FR1054032

申请日：2010-05-25

Applicant: ST MICROELECTRONICS SA

Inventor： CLERC SYLVAIN ,  FIRMIN FABIAN ,  ROCHE PHILIPPE

IPC: H03K19/003

Abstract: Procédé de protection d'un bloc logique (A ) contre des radiations externes, ledit circuit électronique (A ) comportant au moins une sortie. On effectue au moins une duplication du circuit électronique (A ), la duplication étant une duplication au moins fonctionnelle du circuit électronique (A ), et on relie respectivement les sorties des circuit électronique (A , A ) à des entrées homologues d'éléments combinatoires ou séquentiels (21, 22) au moins fonctionnellement identiques, et on relie ensemble les sorties (S) homologues de tous les éléments combinatoires ou séquentiels (21, 22).