公开(公告)号：FR3118282A1

公开(公告)日：2022-06-24

申请号：FR2013447

申请日：2020-12-17

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS SA

Inventor： WEBER OLIVIER ,  LECOCQ CHRISTOPHE

IPC: H01L21/331 ,  H01L27/092

Abstract: Circuit intégré comprenant au moins une première cellule précaractérisée (STD100) encadrée par deux deuxièmes cellules précaractérisées (STD200), les trois cellules étant disposées au voisinage l’une de l’autre, chaque cellule comportant au moins un transistor NMOS (TNRVT)et au moins un transistor PMOS (TPLVT) situés dans et sur un substrat du type silicium sur isolant, ledit au moins un transistor PMOS (TPLVT) de la première cellule précaractérisée (STD100) ayant un canal comportant du silicium et du germanium, ledit au moins un transistor PMOS (TPHVT) de chaque deuxième cellule précaractérisée ayant un canal en silicium et une tension de seuil différente en valeur absolue de la tension de seuil dudit au moins un transistor PMOS (TPLVT) de la première cellule. Figure pour l’abrégé : Fig 9

公开(公告)号：FR3024917B1

公开(公告)日：2016-09-09

申请号：FR1457800

申请日：2014-08-13

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INT NV

Inventor： LECOCQ CHRISTOPHE ,  AKYEL KAYA CAN ,  CHHABRA AMIT ,  DIPTI DIBYA

IPC: G11C11/405 ,  G11C11/4074

公开(公告)号：FR3024917A1

公开(公告)日：2016-02-19

申请号：FR1457800

申请日：2014-08-13

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS INT NV

Inventor： LECOCQ CHRISTOPHE ,  AKYEL KAYA CAN ,  CHHABRA AMIT ,  DIPTI DIBYA

IPC: G11C11/405 ,  G11C11/4074

Abstract: L'invention concerne un procédé de minimisation de la tension de fonctionnement (Vdd) d'un point mémoire de type SRAM constitué de transistors NMOS (3) et PMOS (1) de type FDSOI, un caisson (31) dopé s'étendant sous une couche isolante (27) de la structure FDSOI, en regard des transistors, une tension de polarisation étant appliquée au caisson, le procédé consistant à ajuster la tension de polarisation en fonction de l'état du point mémoire.

公开(公告)号：FR2967796A1

公开(公告)日：2012-05-25

申请号：FR1059480

申请日：2010-11-18

Applicant: ST MICROELECTRONICS SA

Inventor： JACQUET DAVID ,  BLISSON FABRICE ,  LECOCQ CHRISTOPHE ,  URARD PASCAL ,  ROBERT PASCALE

IPC: G06F1/32

Abstract: Procédé de gestion de l'alimentation d'un composant (P) et d'une mémoire (MM) coopérant avec le composant comprenant : -une alimentation du composant (P) et de la mémoire (MM) avec une première source d'alimentation variable (Alim1) ayant un premier niveau de tension d'alimentation (V1) supérieure à une tension minimale de fonctionnement de la mémoire (VFON), et -lorsque le niveau de la tension de la première source d'alimentation (V1) chute et atteint un seuil (VS) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON), un basculement de l'alimentation de la mémoire (MM) sur une deuxième source d'alimentation (Alim2) ayant un deuxième niveau de tension (V2) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON), le composant restant alimenté par la première source.