公开(公告)号：FR2856521A1

公开(公告)日：2004-12-24

申请号：FR0307559

申请日：2003-06-23

Applicant: ST MICROELECTRONICS SA

Inventor： MAZOYER PASCALE ,  RANICA ROSSELLA

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/786 ,  H01L29/78

Abstract: The transistor has a gate region (18), source region (12) and drain region (14) formed in an active zone. A channel (16) is provided between the source and drain regions such that the gate region extends above the channel. A trapping zone (22) traps electrons to create a potential reservoir under the channel to vary a threshold voltage of the transistor. An independent claim is also included for a method of fabricating a metal oxide semiconductor type transistor.

公开(公告)号：FR2894708A1

公开(公告)日：2007-06-15

申请号：FR0553767

申请日：2005-12-08

Applicant: ST MICROELECTRONICS SA

Inventor： MALINGE PIERRE ,  RANICA ROSSELLA

IPC: G11C11/4094 ,  G11C11/404 ,  H01L27/12

Abstract: L'invention concerne une mémoire vive dynamique (5) comprenant des cellules mémoire (T1,1, T1,2, T2,1, T2,2) réparties en rangées et en colonnes, chaque cellule mémoire comprenant un transistor MOS à corps flottant, la mémoire comprenant un moyen d'écriture (DL1, DL2, SL1, SL2) d'une donnée dans une cellule mémoire déterminée appartenant à une rangée déterminée et à une colonne déterminée, caractérisée en ce que le moyen d'écriture comprend un moyen adapté à amener les drains des cellules mémoire de la colonne déterminée à un potentiel V1 ; un moyen adapté à amener les sources des cellules mémoire de la rangée déterminée à un potentiel V2 ; et un moyen adapté à amener les drains des cellules mémoire des colonnes autres que la colonne déterminée et les sources des cellules mémoire des rangées autres que la rangée déterminée à un potentiel V3, les potentiels V1, V2 et V3 étant tels que |V1- V2|>|V3-V2| et (V1-V2) x (V3-V2)>0.