公开(公告)号：FR2937433A1

公开(公告)日：2010-04-23

申请号：FR0857026

申请日：2008-10-16

Applicant: ST MICROELECTRONICS SA

Inventor： RICARD NICOLAS ,  GARCIA LAURENT JEAN

IPC: G05F1/567 ,  H04B3/18

Abstract: L'invention concerne un circuit comprenant un circuit de sortie (203) ayant un premier bloc à résistance variable (210, 212) connecté entre une première tension d'alimentation (V , V ) et un noeud de sortie (204), le premier bloc à résistance variable comportant une pluralité d'éléments résistifs sélectionnable (P0 à P3, N0 à N3) reliés en série avec au moins une résistance (222 à 228, 230 à 236) entre la première tension d'alimentation et le noeud de sortie, le circuit de sortie ayant une impédance de sortie déterminée par la résistance du premier bloc à résistance variable ; et un circuit de compensation (214) pour réguler l'impédance du premier bloc à résistance variable du circuit de sortie.

公开(公告)号：DE602007004020D1

公开(公告)日：2010-02-11

申请号：DE602007004020

申请日：2007-05-29

Applicant: ST MICROELECTRONICS SA

Inventor： RICARD NICOLAS ,  MORO JEAN-LUC

IPC: H03K19/0185

Abstract: The device has a branch of series connected P and N channel transistors (P2, N4) with a medium point defining an output terminal (OUT). Control terminals of the transistors are respectively connected to high and low polarization potential application terminals (46, 45) by resistive elements (R2, R4). An output terminal (43) receiving inverse of a signal applied on an output terminal (44) is connected to each control terminal by capacitive elements (C2, C4). The terminal (43) is connected to the terminals (45, 46) by capacitive elements (C1, C3) in series with resistive elements (R1, R3).

公开(公告)号：FR2937433B1

公开(公告)日：2010-11-26

申请号：FR0857026

申请日：2008-10-16

Applicant: ST MICROELECTRONICS SA

Inventor： RICARD NICOLAS ,  GARCIA LAURENT JEAN

IPC: G05F1/567 ,  H04B3/18

公开(公告)号：FR2901931A1

公开(公告)日：2007-12-07

申请号：FR0651964

申请日：2006-05-31

Applicant: ST MICROELECTRONICS SA

Inventor： RICARD NICOLAS ,  MORO JEAN LUC

IPC: H03K5/003

Abstract: L'invention concerne un dispositif décaleur de niveau d'un signal d'amplitude relativement faible fonction d'une première tension d'alimentation (Vdd) en un signal d'amplitude relativement élevée fonction d'une deuxième tension d'alimentation (Vcc), comportant, entre une première borne (1) d'application de la deuxième tension d'alimentation et une première borne (44) d'entrée, une branche de deux transistors (P2, N4) de types opposés en série dont le point milieu définit une borne de sortie (OUT), les bornes de commande des transistors étant reliées à des bornes (46, 45) d'application de potentiels de polarisation haut et bas par des éléments résistifs (R2, R4), une deuxième borne d'entrée (43), recevant l'inverse du signal appliqué sur la première borne, étant reliée aux bornes de commande des transistors par des éléments capacitifs (C2, C4) et la première borne d'entrée étant reliée aux bornes d'application des potentiels de polarisation par des éléments capacitifs (C1, C3) en série avec des éléments résistifs (R1, R3).