-
公开(公告)号：FR2925184A1
公开(公告)日：2009-06-19
申请号：FR0759908
申请日：2007-12-17
Applicant: ST MICROELECTRONICS SA
Inventor： BLISSON FABRICE , MORO JEAN LUC , SABUT MARC
IPC: G05F1/575
Abstract: L'invention concerne un régulateur de tension comprenant un amplificateur (12) et une boucle de régulation comprenant .un premier transistor PMOS (Mpow) connecté à une borne (2) d'alimentation d'entrée (Vin),un deuxième transistor PMOS (P1), monté en série avec le premier transistor PMOS (Mpow), leur point milieu définissant la borne (S) de sortie fournissant la tension de sortie (Vout),une première source d'un premier courant de polarisation (Ib) de valeur fixe relié à la grille du premier transistor (Mpow),une deuxième source d'un deuxième courant de polarisation (2Ib) de valeur fixe reliant le deuxième transistor (P1) à la masse (3), etun troisième transistor NMOS (NCAS) reliant les deux sources de courant (Ib, 2Ib).Selon l'invention, le régulateur comprend en outre des moyens pour modifier automatiquement au moins l'un des courants de polarisation (Ib, 2Ib) en fonction du courant de charge (IL).
-
Patent Agency Ranking
公开(公告)号：FR2901931A1
公开(公告)日：2007-12-07
申请号：FR0651964
申请日：2006-05-31
Applicant: ST MICROELECTRONICS SA
Inventor： RICARD NICOLAS , MORO JEAN LUC
IPC: H03K5/003
Abstract: L'invention concerne un dispositif décaleur de niveau d'un signal d'amplitude relativement faible fonction d'une première tension d'alimentation (Vdd) en un signal d'amplitude relativement élevée fonction d'une deuxième tension d'alimentation (Vcc), comportant, entre une première borne (1) d'application de la deuxième tension d'alimentation et une première borne (44) d'entrée, une branche de deux transistors (P2, N4) de types opposés en série dont le point milieu définit une borne de sortie (OUT), les bornes de commande des transistors étant reliées à des bornes (46, 45) d'application de potentiels de polarisation haut et bas par des éléments résistifs (R2, R4), une deuxième borne d'entrée (43), recevant l'inverse du signal appliqué sur la première borne, étant reliée aux bornes de commande des transistors par des éléments capacitifs (C2, C4) et la première borne d'entrée étant reliée aux bornes d'application des potentiels de polarisation par des éléments capacitifs (C1, C3) en série avec des éléments résistifs (R1, R3).
-
公开(公告)号：FR2898701A1
公开(公告)日：2007-09-21
申请号：FR0650876
申请日：2006-03-15
Applicant: ST MICROELECTRONICS SA
Inventor： GICQUEL HUGO , MORO JEAN LUC , SABUT MARC
Abstract: L'invention concerne un circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MP0) connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) commandé par un étage d'entrée d'un amplificateur à transconductance et leur point milieu définissant une borne (13) de sortie fournissant la tension de référence, une première source de courant (31) reliant ladite première borne d'alimentation à une grille du premier transistor, une deuxième source de courant (22) reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation, au moins un troisième transistor MOS (MN0, MN9) reliant les deux sources de courant (31, 22), et un élément capacitif (Cbyp) reliant directement ladite borne de sortie à une borne de conduction du troisième transistor pour faire varier la conduction de ce troisième transistor en cas de variation de la tension de sortie.
-
公开(公告)号：FR2881236B1
公开(公告)日：2007-04-06
申请号：FR0550227
申请日：2005-01-26
Applicant: ST MICROELECTRONICS SA
Inventor： SABUT MARC , MORO JEAN LUC
IPC: G05F3/26
Abstract: The circuit has a current source (31) that connects a gate of a P-channel metal oxide semiconductor (MOS) transistor (MP0) to a voltage application terminal (2). A current source (22) connects a drain of a P-channel MOS transistor (MP1) to the ground (3). The transistor (MP0) connects the source of the transistor (MP1) to the terminal and has its gate connected to drain of the transistor (MP1) by an N-channel MOS transistor (MN0).
-
公开(公告)号：FR2881236A1
公开(公告)日：2006-07-28
申请号：FR0550227
申请日：2005-01-26
Applicant: ST MICROELECTRONICS SA
Inventor： SABUT MARC , MORO JEAN LUC
IPC: G05F3/26
Abstract: L'invention concerne un circuit de génération d'une tension de référence (VrefP) par un premier transistor MOS (MP0) d'un premier type connecté à une première borne (2) d'application d'une tension d'alimentation (Vdd), ledit premier transistor étant en série avec un deuxième transistor MOS (MP1) de même type commandé par un étage d'entrée (12) d'un amplificateur à transconductance et leur point milieu définissant une borne (4) de sortie fournissant la tension de référence, une première source de courant (31) de valeur fixe reliant ladite première borne d'alimentation à la grille du premier transistor, une deuxième source de courant (22) de valeur fixe reliant le deuxième transistor à une deuxième borne (3) d'application de la tension d'alimentation.
-
公开(公告)号：FR2856855A1
公开(公告)日：2004-12-31
申请号：FR0350271
申请日：2003-06-27
Applicant: ST MICROELECTRONICS SA
Inventor： SABUT MARC , VAN ZANTEN FRANCOIS , MORO JEAN LUC
Abstract: A device for controlling a voltage-controlled switch from a digital signal, comprising: a first means for providing the digital signal to the output terminal of the switch; a second means for biasing the switch control terminal to a level greater than the threshold voltage of the switch and smaller than the sum of said threshold voltage and of the maximum voltage of the digital signal; and a third means for adding or subtracting to said level said maximum voltage of the digital signal respectively at the rising and falling edges of the logic inverse of the digital signal.
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
