公开(公告)号：FR2884002B1

公开(公告)日：2008-03-07

申请号：FR0503242

申请日：2005-04-01

Applicant: ST MICROELECTRONICS SA

Inventor： CHOTARD LUDOVIC ,  SANCHES JOSE

IPC: G06F12/02 ,  G06T9/00

公开(公告)号：FR2812417A1

公开(公告)日：2002-02-01

申请号：FR0009882

申请日：2000-07-27

Applicant: ST MICROELECTRONICS SA

Inventor： SANCHES JOSE ,  CORNERO MARCO ,  SANTANA MIGUEL ,  GUILLAUME PHILIPPE ,  DAVEAU JEAN MARC ,  LEPLEY THIERRY ,  PAULIN PIERRE ,  HARRAND MICHEL

IPC: G06F9/38 ,  G06F9/34 ,  G06F7/38

Abstract: VLIW (very large instruction word) processor (20) for execution of instructions of variable size comprising multiple elementary codes comprises: a program memory with multiple memory banks; and means for reading the program memory. Said means comprises means for applying incremental addresses in a cyclic manner to the program memory and means for filtering out codes that that do not belong to an instruction to be executed by means of parallel bits accompanying the codes. The invention also relates to a corresponding method for reading instructions of variable size.

公开(公告)号：FR2884002A1

公开(公告)日：2006-10-06

申请号：FR0503242

申请日：2005-04-01

Applicant: ST MICROELECTRONICS SA

Inventor： CHOTARD LUDOVIC ,  SANCHES JOSE

IPC: G06F12/02 ,  G06T9/00

Abstract: Un mode d'adressage par bits est proposé pour inclure la mise en forme de symboles de longueur variable lors d'une opération de lecture ou d'écriture d'un symbole dans une banque de mémoires. L'adressage se fait alors à l'aide d'une adresse de mot (@mot) et d'un pointeur de bit (@bit) désignant le début du symbole dans le mot correspondant à l'adresse de mots (@mot). Une opération de décalage est réalisée lors d'une opération de lecture ou d'écriture.