公开(公告)号：FR2896612B1

公开(公告)日：2008-06-27

申请号：FR0600554

申请日：2006-01-20

Applicant: ST MICROELECTRONICS SA

Inventor： GENDRIER PHILIPPE ,  CANDELIER PHILIPPE ,  TESSIER JEAN MARC

IPC: G11C11/407 ,  H01L21/8247 ,  H01L27/115

Abstract: The device has an analog core (8) with a data control block (12) controlling operating modes of a memory and including a memory refreshing algorithm for periodically reprogramming non-volatile memory cells (9) subjected to a charge loss. The block (12) comprises an algorithm for decoding and reorganizing data bits in a redundant manner. The block (12) has a multiplexer which delivers 8 successive words of 8 bits to a 64 bit register from incident 8 bit word. The bits are delivered to a coding block (14) of an error correction block (13) including a hamming type error correction code. An independent claim is also included for a method of programming a non-volatile memory device.

公开(公告)号：FR2896612A1

公开(公告)日：2007-07-27

申请号：FR0600554

申请日：2006-01-20

Applicant: ST MICROELECTRONICS SA

Inventor： GENDRIER PHILIPPE ,  CANDELIER PHILIPPE ,  TESSIER JEAN MARC

IPC: G11C11/407 ,  H01L21/8247 ,  H01L27/115

Abstract: Ce dispositif de mémoire non-volatile comprend un réseau (9) de cellules de mémoire non-volatiles comportant chacune un transistor à grille flottante, ledit réseau de cellules étant destiné au stockage de données sous la forme d'un ensemble de mots de données.Il comporte en outre des moyens (12) de détection de pertes de charges pour détecter périodiquement une perte de charges stockées dans les cellules et des moyens pour reprogrammer les cellules pour lesquelles une perte de charges a été détectée de manière à rétablir le niveau de charges stockées.