公开(公告)号：FR3011382B1

公开(公告)日：2019-03-29

申请号：FR1359365

申请日：2013-09-27

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BARNOLA SEBASTIEN ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU

IPC: H01L21/336 ,  H01L29/78

Abstract: L'invention concerne un procédé de réalisation d'un circuit intégré sur un substrat comportant les étapes suivantes : - réalisation d'un empilement de grille à la surface d'une zone active, comportant les sous-étapes suivantes : • dépôt d'une couche d'un premier diélectrique ; • dépôt d'une couche conductrice de grille ; • dépôt d'une couche d'un premier métal ; • dépôt d'une couche d'un deuxième métal ; • dépôt d'une couche d'un deuxième diélectrique ; - gravure partielle de l'empilement de grille pour la formation d'une zone de grille sur zone active ; - réalisation d'espaceurs isolants de part et d'autre de la zone de grille sur zone active ; - réalisation de zones de source et de drain ; - réalisation de zones de siliciuration à la surface des zones de source et de drain ; - gravure, sur la zone de grille sur zone active, de la deuxième couche de diélectrique et de la couche du deuxième métal avec arrêt sur la couche du premier métal, de manière à former une cavité entre les espaceurs isolants ; - réalisation d'un bouchon de protection à la surface de la couche du premier métal de la zone de grille sur zone active, le bouchon de protection venant combler la cavité.

公开(公告)号：FR3011382A1

公开(公告)日：2015-04-03

申请号：FR1359365

申请日：2013-09-27

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： BARNOLA SEBASTIEN ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU

IPC: H01L21/336 ,  H01L29/78

Abstract: L'invention concerne un procédé de réalisation d'un circuit intégré sur un substrat comportant les étapes suivantes : - réalisation d'un empilement de grille à la surface d'une zone active, comportant les sous-étapes suivantes : • dépôt d'une couche d'un premier diélectrique ; • dépôt d'une couche conductrice de grille ; • dépôt d'une couche d'un premier métal ; • dépôt d'une couche d'un deuxième métal ; • dépôt d'une couche d'un deuxième diélectrique ; - gravure partielle de l'empilement de grille pour la formation d'une zone de grille sur zone active ; - réalisation d'espaceurs isolants de part et d'autre de la zone de grille sur zone active ; - réalisation de zones de source et de drain ; - réalisation de zones de siliciuration à la surface des zones de source et de drain ; - gravure, sur la zone de grille sur zone active, de la deuxième couche de diélectrique et de la couche du deuxième métal avec arrêt sur la couche du premier métal, de manière à former une cavité entre les espaceurs isolants ; - réalisation d'un bouchon de protection à la surface de la couche du premier métal de la zone de grille sur zone active, le bouchon de protection venant combler la cavité.

公开(公告)号：FR3001831A1

公开(公告)日：2014-08-08

申请号：FR1350941

申请日：2013-02-04

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： NIEBOJEWSKI HEIMANU ,  MORAND YVES ,  LE ROYER CYRILLE

IPC: H01L29/49 ,  H01L21/28 ,  H01L29/78

Abstract: L'invention concerne un transistor MOS comprenant, au-dessus d'un isolant de grille (4), un empilement conducteur de grille (6-7) ayant une hauteur, une longueur et une largeur, cet empilement ayant une partie basse (6) voisine de l'isolant de grille et une partie haute (7 ; 27 ; 50), dans lequel ledit empilement a une première longueur (L1) dans sa partie basse, et une deuxième longueur (L2) inférieure à la première longueur dans sa partie haute.

公开(公告)号：FR3002078A1

公开(公告)日：2014-08-15

申请号：FR1351144

申请日：2013-02-11

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： VINET MAUD ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU

IPC: H01L21/30 ,  H01L21/20 ,  H01L21/71 ,  H01L21/77 ,  H01L27/06

Abstract: La présente invention propose notamment un procédé de réalisation d'une couche semi-conductrice (146) présentant au moins deux épaisseurs différentes (TSi1, TSi2) à partir d'un empilement de type semi-conducteur sur isolant comportant au moins un substrat (112) sur lequel sont disposées successivement une couche isolante (114) et une première couche semi-conductrice, le procédé comprenant au moins une séquence comportant les étapes suivantes: • gravure de la première couche semi-conductrice de manière à ce que la première couche semi-conductrice soit continue et comprenne au moins une première zone dont l'épaisseur (tSi1) est inférieure à l'épaisseur (tsi2) d'au moins une deuxième zone ; • oxydation de la première couche semi-conductrice pour former un film d'oxyde électriquement isolant à la surface de la première couche semiconductrice de manière à ce que dans la première zone le film d'oxyde s'étende jusqu'à la couche isolante (114) ; • retrait partiel du film d'oxyde de manière à mettre à nu la première couche semi-conductrice en dehors de la première zone ; • formation sur l'empilement de couches d'une deuxième couche semiconductrice de manière à former avec la première couche semi-conductrice une troisième couche semi-conductrice continue (146) et présentant des épaisseurs différentes (TSi1, TSi2).

公开(公告)号：FR3046290B1

公开(公告)日：2019-09-20

申请号：FR1563258

申请日：2015-12-23

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： POSSEME NICOLAS ,  GARCIA-BARROS MAXIME ,  MORAND YVES

IPC: H01L21/331

Abstract: La présente invention concerne un procédé de fabrication d'un transistor à partir d'un empilement comprenant au moins un motif de grille comprenant au moins un flanc, caractérisé en ce qu'il comprend : - Formation d'au moins un espaceur de grille sur l'au moins le flanc du motif de grille ; - Réduction, après une étape d'exposition de l'empilement à une température supérieure ou égale à 600°C, de la permittivité diélectrique de l'au moins un espaceur de grille, ladite étape de réduction comprenant au moins une implantation ionique (300) dans une partie au moins de l'épaisseur de l'au moins un espaceur de grille.

公开(公告)号：FR3044824B1

公开(公告)日：2018-05-04

申请号：FR1561963

申请日：2015-12-08

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： HUTIN LOUIS ,  BORREL JULIEN ,  MORAND YVES ,  NEMOUCHI FABRICE

IPC: H01L29/772 ,  H01L21/8234

公开(公告)号：FR3002079A1

公开(公告)日：2014-08-15

申请号：FR1351140

申请日：2013-02-11

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： NIEBOJEWSKI HEIMANU ,  MORAND YVES ,  VINET MAUD

IPC: H01L21/336 ,  H01L21/76 ,  H01L29/772

Abstract: La présente invention a notamment pour objet un procédé de fabrication d'un transistor comprenant la formation d'un empilement de couches de type semi-conducteur-sur-isolant comportant au moins un substrat (112), surmonté d'une première couche isolante (114) et d'une couche active destinée à former un canal (180) pour le transistor, le procédé comprenant en outre la formation d'un empilement de grille sur la couche active et la réalisation d'une source et d'un drain, caractérisé en ce que la réalisation de la source et du drain comprend au moins les étapes suivantes: la formation de part et d'autre de l'empilement de grille de cavités (440) par au moins une étape de gravure de la couche active, de la première couche isolante (114) et d'une partie du substrat (112) sélectivement à l'empilement de grille de manière à retirer la couche active, la première couche isolante (114) et une portion du substrat (112) en dehors de zones situées en dessous de l'empilement de grille, la formation d'une deuxième couche isolante (118) comprenant la formation d'un film isolant sur les surfaces mises à nu du substrat (112), de manière à former avec la première couche isolante (114) une couche isolante (118) ; la mise à nu des extrémités latérales du canal (180); le remplissage des cavités (440) par épitaxie pour former la source et le drain.

公开(公告)号：FR2914783A1

公开(公告)日：2008-10-10

申请号：FR0754226

申请日：2007-04-03

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： BENSAHEL DANIEL CAMILLE ,  MORAND YVES

IPC: H01L29/12 ,  H01L21/30

Abstract: Procédé de fabrication d'un dispositif semiconducteur, comprenant la formation au sein d'un substrat semiconducteur (1) d'au moins une région continue (4) formée d'un matériau présentant une composition non uniforme dans une direction sensiblement perpendiculaire à l'épaisseur du substrat (1).

公开(公告)号：FR3011386B1

公开(公告)日：2018-04-20

申请号：FR1359386

申请日：2013-09-30

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS SA

Inventor： NIEBOJEWSKI HEIMANU ,  LE ROYER CYRILLE ,  MORAND YVES ,  ROZEAU OLIVIER

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L29/40

公开(公告)号：FR3002078B1

公开(公告)日：2015-03-27

申请号：FR1351144

申请日：2013-02-11

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： VINET MAUD ,  MORAND YVES ,  NIEBOJEWSKI HEIMANU

IPC: H01L21/30 ,  H01L21/20 ,  H01L21/71 ,  H01L21/77 ,  H01L27/06