-
Patent Agency Ranking
公开(公告)号：FR3056364B1
公开(公告)日：2018-10-05
申请号：FR1658753
申请日：2016-09-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS INT NV
Inventor： URARD PASCAL , TRIPATHI ALOK KUMAR
IPC: H03K3/356
-
公开(公告)号：FR3069121A1
公开(公告)日：2019-01-18
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
公开(公告)号：FR3056364A1
公开(公告)日：2018-03-23
申请号：FR1658753
申请日：2016-09-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS INT NV
Inventor： URARD PASCAL , TRIPATHI ALOK KUMAR
IPC: H03K3/356
Abstract: Le circuit de bascule synchrone de rétention (CBSR) comprend un premier module (M1) adapté à être alimenté par une source d'alimentation interruptible (SAI) et un deuxième module (M2) adapté à être alimenté par une source d'alimentation permanente (SAP). Le premier module (M1) comporte un premier étage de verrou (EV1) et un deuxième étage de verrou (EV2) configurés pour stocker au moins une donnée (D) en présence de ladite source d'alimentation interruptible (SAI), des moyens de transmission (MT) adapté à être commandés par un deuxième signal de commande (SC2) et configurés pour délivrer ladite au moins une donnée (D) au deuxième module (M2) avant une coupure de ladite source d'alimentation interruptible (SAI), le deuxième module (M2) étant configuré pour conserver ladite au moins une donnée (D) pendant ladite coupure, et des moyens de restitution (MR) adaptés à être commandés par un premier signal de commande (SC1) et configurés pour restituer ladite au moins une donnée (D) à l'issue de ladite coupure. Seul le deuxième signal de commande (SC2) reste actif pendant la coupure de la source d'alimentation interruptible (SAI).
-
公开(公告)号：FR3056365A1
公开(公告)日：2018-03-23
申请号：FR1658755
申请日：2016-09-19
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS INT NV
Inventor： TRIPATHI ALOK KUMAR , VERMA AMIT , URARD PASCAL
IPC: H03K3/356
Abstract: Le circuit de bascule synchrone de rétention (CBSR) comprend un premier module (M1) adapté à être alimenté par une source d'alimentation interruptible (SAI) et un deuxième module (M2) adapté à être alimenté par une source d'alimentation permanente. Le premier module (M1) comporte un premier étage de verrou (EV1) et un deuxième étage de verrou (EV2) configurés pour stocker au moins une donnée (D) en présence de ladite source d'alimentation interruptible (SAI), des moyens de transmission adaptés à être commandés et configurés pour délivrer ladite au moins une donnée au deuxième module avant une coupure de ladite source d'alimentation interruptible, le deuxième module (M2) étant configuré pour conserver ladite au moins une donnée (D) pendant ladite coupure, et des moyens de restitution (MR) configurés pour permettre une restitution de ladite au moins une donnée (D) via un seul des deux étages de verrou (EV1).
-
公开(公告)号：FR3069121B1
公开(公告)日：2020-01-24
申请号：FR1756565
申请日：2017-07-11
Inventor： URARD PASCAL , CACHO FLORIAN , HUARD VINCENT , TRIPATHI ALOK KUMAR
IPC: H03K19/007 , G11C11/34 , H03K19/20
Abstract: L'invention concerne une bascule comprenant : une entrée de données (D) et une entrée (104) d'horloge (CLK) ; des entrée (TI) et sortie (TQ) de chaîne de test ; un circuit de surveillance (106) adapté à générer une alerte (F) si le temps entre l'arrivée d'une donnée et un front de l'horloge est inférieur à un seuil ; et un circuit de transmission d'alerte (204), adapté à, pendant une période de surveillance, appliquer un niveau d'alerte sur la sortie (TQ) de chaîne de test en cas d'alerte générée par le circuit de surveillance, et à appliquer le niveau d'alerte sur la sortie de chaîne de test lorsqu'un niveau d'alerte est reçu à l'entrée (TI) de chaîne de test.
-
-
-
-
Search Results
5
records
(took 0.027 seconds)
